包含DDR3,DDR4,DD5等协议规范

IMX6的DDR设计：This paper is written for how to design and initialize DDR3 on i.MX6 serial microprocessor. Schematic and Layout design rules, DDR3 script (initialization code) generation aid, DDR calibration & stress test tool will be introduced.

米联客2020版FPGA课程(MIG DDR篇)-K7_MIG_米联客MIG_vivado_migfpga_migddr.zip

包括时序分析DDR采样的Vivado示例工程，以及工程做舒徐约束所对应的器件使用手册。适合于FPGA时序约束与分析的初学者，更好的理解DDR时序约束的方法。

解决数码视讯Q5使用USB_Burning_Tool刷机时 提示 初始化DDR/读取初始化结果/USB错误

Altera DDR UniPHY资料，Altera网站都没有上传的资料，详细说明了UniPHY的功能，结构，IPcore的参数，已经如何生成带UNIPHY的DDR控制器

4bit检测定位工具ddr

FPGA-edge_detect Nexys 4 DDR Artix-7 输出：VGA 使用IP ROM存储图片（格式：*。coe） 1.将彩色图片转换为灰色图片 2.中值滤波器去噪 3，Sobel检测 4.侵蚀和扩张

网络爱好者使用宝典，华为内部培训资料之第十一章DDR,ISDN配置。

DDR2数据手册，可以用于DSP和FPGA外扩内存使用。