八位加法器用VHDL描述，将8个全加器串联起来组成八位加法器

八位二进制转三位十进制带数码显示的电路multisim源文件，multisim13以上版本可打开运行

验证性、综合性实验报告应含的主要内容： 一、实验目的及要求 二、所用仪器、设备 三、实验原理 四、实验方法与步骤 五、实验结果与数据处理 六、讨论与结论（对实验现象、实验故障及处理方法、实验中存在的问题等进行分析和讨论，对实验的进一步想法或改进意见） 七、所附实验输出的结果或数据 设计性实验报告应含的主要内容： 一、设计要求 二、选择的方案 三、所用仪器、设备 四、实验方法与步骤 五、实验结果与数据处理 六、结论（依据“设计要求”） 七、所附实验输出的结果或数据

51单片机做八位数码管时钟

51单片机做八位数码管按键时钟

用D触发器和门电路设计出8位抢答器，功能上应该满足以下四点    a、具有8位抢答者各自使用的开关及相应的灯光显示；    b、用连续脉冲触发；    c、第一位抢答者按开关（其对应的灯亮）的同时，电路将阻止后面抢答者功能的正常实现，抢到的人不可反悔；    d、裁判可通过开关控制抢答器的使用。

1）设计内容： 1，利用各种器件设计一个多路智力竞赛抢答器。 2，利用电路板对所设计的电路进行检验。 3，总结检验电路设计结果 2）学习要求： 1，复习编码器、十进制加/减计数器的工作原理，设计可预置时间的定时电路分析与设计时序控制电路。画出定时抢答器的整机逻辑电路图，掌握智力抢答器的工作原理及其设计方法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。例如：555定时器，优先编码器74ls148和rs锁存器74ls279以及十进制同步加/减计数器74ls192。另外对电路图要学会分析。 了解电路设计流程的原理图。每个电路的设计都要有完整的设计流程。这样才能在分析电路是有良好的思路，便于查找出错的原因。 3）设计要求 1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

八位数码管是由两片74HC595级联驱动的，在TI的28027上测试通过，由DSP的SCI模块控制显示，可以直接拿来用，在主程序中直接调用LedDeplay（）即可，由C语言写成。

手机型号与TAC(IMEI前八位)对应表,清晰的可以找到你需要的机型对应的编码

八位比较器 代码，仿真。。。。。。。。。。。。。。。。。。。。。。