基于51单片机的电力载波通信开关电路的制作资料
32x8 LED点阵屏电子钟设计制作资料
2021-03-13 18:07:28 2.26MB 32x8LED点阵屏电子钟设计
DAP下载器制作资料全套开源,资料包括了PCB文件 原理图,固件 源码,可以直接打样板,制作资料 本人积累了多年资料,经验丰富,不用担心不能用的
2021-03-02 18:51:53 1.47MB DAP 仿真器
1
包含CMSIS-DAP的硬件电路图和PCB(AD15)以及软件源码。 新版Keil打开工作可能会出现部分头文件找不到,请先安装Keil5的旧版支持包。
2021-02-26 22:39:54 13.71MB CMSIS-DAP制作 CMSIS-DAP源码
1
16*64点阵制作原理图和PCB图文件,AD9软件绘制!还包括相应的原理说明和芯片手册!亲自制作使用过,实践证明使用是没问题的!
2021-02-21 13:09:45 14.94MB 16*64点阵
1
全套制作资料,包括原理图,keil开发的源代码,使用卡尔曼滤波,蓝牙遥控,很有参考价值,是一个已经制作成功的例子
2021-02-20 14:30:59 13.45MB 平衡小车
1
STM32无线下载程序烧录器制作资料.zip
2021-02-02 00:05:57 1.18MB 单片机 stm32 arm 无线下载器
1
J-LINK V9.5全套制作资料包,包括原理图、PCB、BOM、固件。
2020-01-12 03:02:33 7.78MB J-LINK LINK J-LINKV9.5 资料包
1
STM32数字示波器制作资料PCB原理图源程序 特性指标: 最高实时取样率:1Msps 精度:12Bit 取样缓冲器深度:1024字节 模拟频带宽度: 0 - 200KHz 垂直灵敏度:10mV/Div – 5V/Div (按1-2-5 方式递进) 垂直位移可调,并带有指示 输入阻抗:1MΩ 最高输入电压:50Vpp(1:1探头),400Vpp(10:1探头) 耦合方式包括DC/AC/GND 水平时基范围:10μs/Div – 50s/Div (按1-2-5 方式递进) 具有自动、常规和单次触发方式,方便捕捉瞬间波形 可用上升或下降边沿触发 触发电平位置可调,并带有指示 可观测触发之前的波形(负延迟) 可随时冻结波形显示(HOLD 功能)
2020-01-03 11:19:38 404KB STM32 数字示波器 制作资料 PCB
1
USB Blaster是一款由Altera公司开发的用于JTAG(Joint Test Action Group)编程和调试FPGA(Field-Programmable Gate Array)芯片的设备。它通过USB接口与计算机连接,为用户提供了方便快捷的FPGA编程方案。USB Blaster的工作原理是利用USB通信协议将数据传输到一个内置的CPLD(Complex Programmable Logic Device),然后CPLD通过JTAG接口与FPGA进行交互。 在"USB Blaster制作资料"中,我们可能会接触到以下几个关键知识点: 1. **USB通信协议**:USB(Universal Serial Bus)是一种标准的接口,用于连接各种外部设备到计算机。USB Blaster利用USB协议传输数据,它遵循USB规范中的设备类定义,例如CDC(Communication Device Class)或HID(Human Interface Device)类,以实现数据的高速、稳定传输。 2. **JTAG协议**:JTAG是一种国际标准测试协议,用于电路板级的硬件测试和调试。在FPGA应用中,JTAG被用来编程、测试和诊断FPGA内部逻辑。JTAG接口通常包括TMS(Test Mode Select)、TDI(Test Data In)、TDO(Test Data Out)和TCK(Test Clock)信号线,这些信号线在USB Blaster中由CPLD管理。 3. **CPLD**:CPLD是一种可编程逻辑器件,可以配置为实现用户自定义的逻辑功能。在USB Blaster中,CPLD扮演了关键角色,它接收来自USB接口的数据,处理后通过JTAG接口发送到FPGA,同时也接收FPGA的反馈信息,从而实现FPGA的编程和调试。 4. **原理图**:提供的原理图会详细展示USB Blaster的硬件设计,包括USB接口电路、CPLD配置、JTAG接口以及电源管理等部分。通过分析原理图,我们可以理解各个组件如何协同工作,以及如何根据需要进行硬件修改或定制。 5. **固件程序**:固件是运行在硬件设备上的软件,对于USB Blaster,这可能包括USB控制器的驱动程序和CPLD的配置文件。固件程序确保USB接口正确地与主机通信,并控制CPLD执行JTAG操作。 6. **烧写软件**:为了将固件程序和CPLD配置加载到硬件上,我们需要特定的烧写工具。这类软件通常支持图形界面,方便用户选择要加载的文件,监测编程过程,并提供错误检查和诊断功能。 7. **CPLD程序**:CPLD程序是指配置CPLD的逻辑代码,它定义了CPLD如何处理USB数据并控制JTAG接口。这种代码通常使用硬件描述语言(如VHDL或Verilog)编写,并通过专用的编译工具转换成配置文件。 通过这个压缩包,学习者不仅可以了解USB Blaster的工作原理,还可以动手制作自己的USB Blaster,这对于FPGA开发者来说是一项宝贵的实践经验。同时,这也涉及到电子工程、计算机硬件和嵌入式系统等多个领域的知识,有助于提升综合技能。
2019-12-21 22:18:33 2.14MB USB Blaster
1