基于VHDL的卷积码编码器的设计 含源码
1
:EDA技术的应用引起了电子产品系统开发的革命性变革。利用先进的EDA 工具,基于硬件描述语言,借助CPLD(复杂的可 编程逻辑器件).可以进行系统级数字逻辑电路的设计。本文以8路抢答器为例,介绍了在Max+plus II开发软件下,利用VHDL语言设 计数字逻辑电路的过程和方法
2022-04-13 10:33:31 141KB 8路抢答器控制系统 EDA CPLD VHDL
1
毕业设计中对于VHDL语言汉明码编码器与译码器的设计与实现的加深
2022-04-11 23:00:11 593KB 汉明码 编码器 译码器
1
基于VHDL的任意整数分频器的设计,梁颖,,本文对分频原理进行了详细分析,以简单的2、3分频为例对分频原理进行形象的图形分析,方便对原理的理解,并完成了两个不同方案的�
2022-04-09 10:13:32 211KB VHDL
1
此代码是大学EDA课程中实验代码,作用是在ISE环境下用VHDL语言编写代码实现液晶屏上滚动显示学号和姓名。
2022-04-07 00:35:04 21KB VHDL ISE 液晶模块 滚动显示
1
摘 要 本课程设计主要采用EDA技术设计一个简易的八音符电子琴,它可通过按键输入来控制音响从而演奏出已存入的乐曲。在课程设计中,系统开发平台为Windows XP,程序设计采用VHDL语言,程序运行平台为MAX+plusⅡ。然后编写程序实现电子琴的各项功能,使不同的音阶对应不同频率的正弦波,按下不同的键时发出对应频率的声音。程序通过调试运行,时序仿真,电路功能验证,顺利地实现了设计目标。 关键词 电子琴;EDA;VHDL;音阶;频率
2022-04-06 00:42:03 122KB fpga开发
硬件:FPGA Nexys4-DDR 包含工程,源代码(有注释),约束文件,仿真文件。 vivado 2017.4
2022-04-04 22:43:53 60.13MB VHDL FPGA
1
CRC编解码器,基于VHDL的设计。循环冗余校验(CRC)模块设计,仿真实现。16位理论。。。8位实验!
2022-03-30 11:28:28 346KB VHDL CRC 编码 解码
1
本文档基于vhdl设计数字时钟并且带有置数和闹钟功能。
2022-03-26 12:54:31 1.16MB vhdl 数字钟
1
DES的加密解密,可作3DES扩展.
2022-03-22 19:01:16 48KB DES VHDL
1