本设计使用VHDL语言写的,并在QuartusII 12.0上进行了仿真实验,并在A-C5FB开发板上进行验证。
2021-07-30 20:50:16 801KB VHDL FPGA 频率计
1
以单片机为核心,设计一种数字频率计,它由放大整形电路、分频电路、多路选择器、单片机、显示电路等组成,应用单片机中的定时/计数器和中断系统等完成频率的测量。在整个设计过程中,放大整形电路将非矩形波转化成矩形波,分频电路为了测量更高频率的信号,多路选择器用来选择输入信号,单片机用来测量频率和切换量程等,显示电路用来显示频率值。
2021-07-24 09:04:33 1.97MB 课设
实验目的和要求 1.自主设计实现数字频率计的整体方案,完成功能分割,体会项目的子项目分割操作。 2.进行顶层实体设计与功能仿真,学习仿真操作。 3.学习 DE10-Lite 功能板,并用它实现频率计功能测试。 4.巩固模电、数电所学知识,加强综合能力,提高实验技术,启发创新思想的效果。
2021-07-16 10:55:51 645KB 浙大小学期 嵌入式设计 数字频率计
1
15年全国大学生电子设计竞赛简易频率计设计方案,改方案采用TI公司的TMS320F2812芯片
2021-07-14 09:25:06 3.33MB 电赛方案 简易频率计设计
1
基于FPGA的多功能全同步数字频率计设计.pdf
2021-07-13 18:08:11 227KB FPGA 硬件技术 硬件开发 参考文献
基于AT89S52单片机的等精度频率计设计.pdf
2021-07-13 09:05:44 142KB 单片机 硬件开发 硬件程序 参考文献
基于51单片机软核的数字频率计设计.pdf
2021-07-12 21:03:53 222KB 单片机 硬件开发 硬件程序 参考文献
这是一份基于FPGA的数字频率计的设计,用到了verilog 语言,通过检测波形的高低电平来计算出该波形的频率大小并显示在数码管上。
2021-07-10 00:43:07 1.61MB FPGA Verilog 频率计
1
整套的EDA课程设计数字频率计设计,物有所值
2021-07-08 18:05:35 254KB 数字频率计
1
基于51单片机简易频率计设计(包含仿真及源程序)
2021-07-04 19:02:40 50KB 单片机 频率计