自己是从去年7月份开始做关于FPGA的验证工作，写这个文档的目的是主要是对过去一年的学习做一个总结，另外秉着互联网“我为人人 人人为我”的精神，将自己学习过程中的收获写出来和需要的人共享。 本文主要介绍了涉及FPGA验证的基本知识，包括了SystemVerilog语言、UVM(通用验证方法学)、Questasim软件以及批处理脚本四部分内容，第五部分给出了工程实例，文章中对各个知识点讲解都比较泛，很多知识点仅仅是点到为止，需要查阅其他资料进行更进一步的学习。本文章主要是面向初次涉及PFGA验证和IC验证的同学，通过本文章的阅读，能够对SV、UVM、Questasim的应用以及整个验证流程有个大概的了解，结合网络上其他资料，能够快速的入门。

离线安装包，亲测可用

Ansoft Designer，是Ansoft公司推出的微波电路和通信系统仿真软件；它能方便地与其他设计软件集成到一起，并可以和测试仪器连接，完成各种设计任务，如频率合成器，锁相环，通信系统，雷达系统以及放大器，混频器，滤波器，移相器，功率分配器，合成器和微带天线等。 本资源是 Ansoft Designer 免费版 Student Version 2.2，Ansoft Designer SV 2.2。

从报文内容的ASN.1编码开始解析的，对比报文可以发现去掉了链路层等底层,工程是VC.

本代码是在VXWORKS系统下的IEC61850协议采样值和GOOSE的处理代码，已经过验证，非常难得的好程序

个人摘取的SV验证语法笔记！

本书讲解了system verilog语言的工作原理，介绍了类，随机化。功能覆盖率等测试手段和概念。是一本初学system verilog的好材料

System-Verilog-Assertions(SVA)-简介,断言，形式验证

数字ic设计相关的学习书籍，包含了验证+uvm+sv学习书籍的pdf，非常实用的入门书籍；sv语法；uvm验证平台搭建

riscv-simple-sv 这是用于教学目的的简单RISC V（rv32i）内核的集合。 它们是用SystemVerilog的子集编写的，是开源硬件综合框架和理解的， 是C ++编译器的开源Verilog。 该实现非常简单，没有麻烦，并且已明智地进行了模块化，因此综合工具生成的原理图是可读的。 当前实现了三个核心： 单周期内核（每个周期一条指令，单独的指令和数据总线）， 多周期内核（每条指令多个周期，一条存储器总线，一个加法器）， 流水线核心（五级流水线）。 单周期内核改编自 。 已对代码结构进行了修改，以提高可读性，并修复了一些错误。 测验 核心使用。