基于CPLD多波形函数信号发生器的设计-本科毕业设计论文,包括protel 99se 硬件原理图PCB工程及VHDL源码文件
Altera_arriaVST_5astfd5kf40es_soc FPGA开发板资料硬件原理图+PCB+VERILOG例程源码+文档资料
Altera_cycloneIVGX_4cgx15_start FPGA开发板资料Cadence硬件原理图+PCB+VERILOG例程源码+文档资料
Altera_MAXII_1270N_Kit CPLD开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
Altera_stratixIVGT_4sgt100g5 fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
Altera_stratixVGS_5sgsmd5kf40_dsp fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
Altera_stratixVGX_5sgxea7kf40_fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
Altera_stratixVGX_5sgxea7nf45 fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
Altera_MAX10 10M50DAF484 fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
Altera_Cyclone V GX FPGA Development Kitfpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料