1、选择器、比较器及测试电路
2、LED 计数电路，LED 计数测试电路
3、5 输入编码器，改进 LED 计数测试电路
4、7 段数码管显示驱动电路
5、2 路选择器电路，比较器电路
6、4/16 位 D 寄存器，BCD 计数器，4 位码表计数器
7、小型数字系统运动码表电路（选做）
2021-11-18 15:02:31
555KB
1
2. 验证串行加法器逻辑实现
能设计 8 位可控加减法电路
3. 掌握快速加法器逻辑实现
能设计 4 位先行进位电路
能设计 4 位快速加法器
4. 理解组内先行，组间先行的基本原理
利用 4 位快速加法器构建 16 位，32 位快速加法器
2021-11-18 15:02:29
665KB
1
一.实验目的
(1)加深对 Cache的基本概念、基本组织结构以及基本工作原理的理解。
(2)掌握 Cache容量、相联度、块大小对Cache性能的影响。
(3)掌握降低 Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。
(4)理解LRU与随机法的基本思想以及它们对Cache性能的影响。
2021-11-15 21:08:48
212KB
1
计算机组成原理上机报告，Verilog语言实现8位移位寄存器，并且仿真波形。实验环境为Quartus II，编程语言Verilog，文档排版使用LaTeX，内附LaTeX源文件，可修改。
2021-11-14 18:49:18
3.1MB
1