交通信号灯的控制: 1.通过8255A并口来控制LED发光二极管的亮灭。 2.A口控制红灯,B口控制黄灯,C口控制绿灯。 3.输出为0则亮,输出为1则灭。 4.用8253定时来控制变换时间
2019-12-21 20:26:40 426B 计数器方波
1
通过VHDL,实现10位带使能计数器。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT(CLK_IN: IN STD_LOGIC; COUT228 : OUT STD_LOGIC); --计数进位输出 END CNT10; ARCHITECTURE behav OF CNT10 IS SIGNAL Q : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN REG: PROCESS(CLK_IN,Q)
2019-12-21 20:19:25 285KB VHDL quartus 计数器
1
同步复位十位计数器verilog HDL语言程序以及仿真文件下载
2019-12-21 20:15:31 167KB 10位计数器 verilog HDL 同步复位
1
采用异步复位的十进制计数器,捕捉到reset的低电平时清零而不用等待时钟的上升沿到来.
2019-12-21 20:15:30 409B 计数器 verilog HDL 10位计数器
1
数字电路课程设计的设计报告,论文,另加MULTISIM的电路实现,内容是99进制的计数器
2019-12-21 20:14:43 1.14MB 99进制计数器
1
8位二进制计数器vhdl源程序及原理图,波形,源代码。
2019-12-21 20:09:51 333KB vhdl,计数器
1
论文 基于单片机的智能电子计数器的设计 单片机 等精度 CPLD 频率计
2019-12-21 20:09:21 1.22MB 单片机 等精度 CPLD 频率计
1
提供verilog设计十进制计数器源代码及测试代码。
2019-12-21 20:08:11 940B verilog 计数器
1
verilog实现60进制计数器源代码及测试代码
2019-12-21 20:08:11 1KB verilog 计数器
1
提出了一种正交解码/ 计数器的电路设计 ,用 Altera FLEX10KA FPGA 实现 。电路由数字 滤波器 、正交解码器和加/ 减计数器组成 。数字滤波器的设计基于数据通道有限状态机 模型 。电路仿真和实验测试的结果验证了电路功能 。
2019-12-21 20:07:24 269KB FPGA 正交解码
1