经验证过的夏宇闻老师的verilog数字系统设计教程的RISC_CPU代码,使用的modelsim建立的工程,试验仿真成功
2021-12-23 13:28:51 95KB RISC_CPU verilog modelsim
1
单周期CPU 这是用VHDL编写的支持LEGv8指令集的64位单周期CPU
2021-12-22 19:59:15 553KB VHDL
1
温度多路数据采集系统的说明书,任务书,及硬件连线图,
2021-12-22 18:10:21 2KB CPU 8086
1
基于Visual C++6.0的MFC类制作的测试cpu速度
2021-12-22 16:49:24 54KB Visual C++的MFC类制作的测试cpu速度
1
CPU压力测试-vs2010中C#程序
2021-12-22 14:04:56 117KB c# 源码
1
下载完成后解压缩,在Windows系统,访问\SA00086_Windows\DiscoveryTool.GUI文件夹,双击运行Intel-SA-00086-GUI.exe即可。它会自动检测你的电脑是否有漏洞。
2021-12-22 13:38:22 3.27MB intel CPU漏洞 检测
1
Win10任务栏显示CPU频率温度电压使用率的小软件
1
指数 通过插件系统向CPU添加自定义指令 通过插件系统添加新的CSR CPU时钟和复位 VexRiscv架构外挂程式 描述 该存储库托管以SpinalHDL编写的RISC-V实现。 以下是一些规格: RV32I [M] [C] [A]指令集(仅单个内核内的原子) 从2到5+阶段的流水线化([Fetch * X],解码,执行,[内存],[回写]) 1.44 DMIPS / Mhz-几乎启用了所有功能时不进行内联(当启用分频器查找表时为1.57 DMIPS / Mhz) 针对FPGA进行了优化,不使用任何供应商特定的IP块/原语 AXI4,Avalon,叉骨准备就绪 可选的MUL / DIV扩展 可选的指令和数据缓存 可选的硬件重新装满的MMU 可选的调试扩展,允许通过GDB >> openOCD >> JTAG连接进行Eclipse调试 使用RISC-V Privileged
2021-12-21 20:23:28 7.3MB cpu fpga vhdl riscv
1
华南农业大学计算机组成原理综合实验,需要的自取。
2021-12-21 20:07:39 226KB 计算机组成原理 硬件实习 综合实验
1
( waterfallpro-一个CPU降温程序,比CPUIdle更强的软件,包括CPU优化功能!.zip
1