练习一．简单的组合逻辑设计
目的: 掌握基本组合逻辑电路的实现方法。
练习二. 简单时序逻辑电路的设计
目的：掌握基本时序逻辑电路的实现。
练习三. 利用条件语句实现较复杂的时序逻辑电路
目的：掌握条件语句在Verilog HDL中的使用。
练习四. 设计时序逻辑时采用阻塞赋值与非阻塞赋值的区别
目的：1.明确掌握阻塞赋值与非阻塞赋值的概念和区别；
练习五. 用always块实现较复杂的组合逻辑电路
目的: 1.掌握用always实现组合逻辑电路的方法;
练习六. 在Verilog HDL中使用函数
目的：掌握函数在模块设计中的使用。
练习七. 在Verilog HDL中使用任务（task）
目的：掌握任务在结构化Verilog HDL设计中的应用。
练习八. 利用有限状态机进行复杂时序逻辑的设计
目的：掌握利用有限状态机实现复杂时序逻辑的方法；
练习九.利用状态机的嵌套实现层次结构化设计
目的：１.运用主状态机与子状态机产生层次化的逻辑设计；
练习十. 通过模块之间的调用实现自顶向下的设计
目的：学习状态机的嵌套使用实现层次化、结构化设计。
2021-06-30 19:58:31
366KB
1
深度探索C++对象模型PDF 2012 中文 高清 扫描版 带完整目录书签
2021-06-30 16:13:21
63.98MB
1
SPSS（九）Logistic模型族进阶（图文+数据集），案例：工作满意度影响因素分析，有序多分类Logistic回归模型
2021-06-29 17:13:23
364KB
1
Python编程作图物理仿真项目进阶设计——从落体小球到漫天烟花.pdf
2021-06-28 16:05:50
2.19MB
场景视域下互联网传播的进阶方向——以微信小程序场景内嵌与生态布局为例.pdf
2021-06-26 16:06:22
1.48MB
ArcGIS API for JavaScript 4.14 空间分析（本示例展示了空间分析的包含关系，控制缓冲区内点位的显隐）
2021-06-25 16:22:43
4KB
1
Python进阶知识，包含python的类、正则表达式、列表生成式、迭代器、try语句进行异常捕捉和处理等等知识笔记和案例。
2021-06-25 12:02:57
49KB
1