鉴于上次传的只有Verilog代码，怕对于像半年前的我一样的初学者仍然会遇到很大困难，现特把本人课程设计的整个Quartus工程文件一并上传，希望有用。用时只需用Quartus打开工程文件即可编译运行，频率可达16M没问题
2010-07-26 00:00:00
16MB
1
摘 要:研究了信道纠错编码 Turbo 码 ,并提出了利用 FPGA 实现 Turbo 码编译码的方法。编码采用了顺序输入 ,
并行编码 ,顺序输出。译码选用 Max2Log2MAP算法 ,针对该算法采用查表法实现交织 ,以提高交织速度 ,译码器
内部采用并行级联调用 ,以减小译码延时。通过计算机模拟仿真表明 ,所设计实现的 Turbo 码具有良好的性能和
实用价值。
2010-05-12 00:00:00
288KB
1