搜索【c ，数字电路】的结果

数字电路实验设计, 全加器、8421转2421...

数字电路的一些实验设计, 两位加法器、全加器、8421转2421、触发器....

2019-12-21 20:46:46 471KB 、8421 数字电路 实验设计

1

数电课设:自动售货机

华科数电课设中的自动售货机，包含完整的工程文件和报告内容，供不想在相关流程上浪费时间的同学使用和借鉴，空出更多的时间做有意义的事，学习更多知识

2019-12-21 20:46:44 46.66MB 华科 数字电路课设 自动售货机

1

北京大学基于Multisim的八路抢答器的设计与仿真（源文件、代码、实验报告）北京大学基于Multisim的八路抢答器的设计与仿真（源文件、代码、实验报告）

2019-12-21 20:46:21 522KB Multisim 电子设计 八路抢答器 数字电路

1

数字电路-时钟课程设计（含源代码）

数字电路课程设计，包好各个模块的源码，时钟的基本功能：时钟设计有时、分、秒计数显示的功能,小时为24进制,分钟和秒为60进制以24小时循环计时；有校时功能,可以分别对时和分进行单独校时；还有整点报时功能。

2019-12-21 20:46:19 141KB 数字电路 Verilog HDL 时钟设计

1

QPSK调制系统的FPGA实现

基于Verilog语言，用 FPGA设计实现一种QPSK调制系统，生成一个5级m序列作为输入信号进行测试，为输入信号进行测试，并在Chipscope中观察各信号波形，分析该系统的正确性。

2019-12-21 20:43:10 343KB QPSK FPGA Verilog 数字电路

1

数字电子技术基础学习辅导与习题解答第6版.zip

考研必备，经典的数字电子技术教材配套辅导和习题解答，清华大学教研组，阎石，王红编著。

2019-12-21 20:40:25 36.47MB 数字电路

1

2019-12-21 20:40:18 9.52MB 电子技术基础

1

奇偶分频器设计源码及testbench

基于Verilog的奇偶分频器设计源码及对应的testbench，供大家一起学习。

2019-12-21 20:40:06 924B verilog fpga 分频器 数字电路

1

2014 南理工818信号系统数字电路考研真题

2014年南京理工大学硕士研究生入学考试试题 818信号系统数字电路考研真题试卷

2019-12-21 20:34:48 1.47MB 南理工 考研真题

1

数字电路逻辑设计课后习题答案(王毓银+第二版+无水印)

2019-12-21 20:33:04 5.78MB 答案王毓银

1