基于FPGA的UDP硬件协议栈， 全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。 支持外部phy的配置，支持GMII和RGMII模式。 以下是接口 input clk50, input rst_n, interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output wr_full, output [7:0] rd_data, input rd_clk, input rd_en, output rd_empty, input [31:0] local_ipaddr, //FPGA ip address input [31:0] remote_ipaddr, //PC ip address input [15:0] local_port, //FPGA port number //interface to ethernet phy output mdc, inout mdio, output phy_rst_n, output is_link_up, `ifdef RGMII_IF input [3:0] rx_data, output logic [3:0] tx_data, `else input [7:0] rx_data, output logic [7:0] tx_data, `endif input rx_clk, input rx_data_valid, input gtx_clk, output logic tx_en

BCM5396 and BCM5389/BCM5387 Design Guidelines， 文档编号：538X_5396-AN105-R。538X_5396-AN102-R 04/24/06 Updated。文档页数68页。千兆以太网交换芯片的设计手册，硬件设计必备。

千兆以太网技术与应用 第一部分 千兆以太网基础 第1章 千兆网之前的以太网 1 1.1 以太网发展简史 1 1.1.1 1973-1982：以太网的产生与DIX联 盟 1 1.1.2 1982-1990：10Mb/s以太网发展成 熟 2 1.1.3 1983-1997：LAN桥接与交换 2 1.1.4 1992-1997：快速以太网 2 1.1.5 1996—今：千兆以太网 3 1.2 以太网流行的原因 3 1.2.1 以太网与令牌环 3 1.2.2 价格取胜 4 1.2.3 DIX贡献出他们唯一的LAN，以太 网...... 5 1.3 以太网像钟摆一样摆动 6 1.4 以太网的命名方法 7 1.5 走向千兆以太网 8

千兆以太网芯片QCA8334-AL3C资料，291页全英文详细datasheet。

FPGA硬件逻辑资源实现UDP协议通信的开源代码，用FPGA实现千兆以太网的数据协议打包部分，可直接移植到xilinx的FPGA芯片上使用，VHDL纯语言编写。

规模应用"网络的整个带宽平面开始下移,万兆从骨干层下移到汇聚层,而千兆 则从汇聚层下移到了接入层"本文所介绍的全千兆交换机就是为了满足网 络发展的要求而设计的"它内置了个自适应端口,高密度的千兆 端口设置不仅满足了日益增长的网络负载的需要,而且降低了每端口的平均投入" 还提供了个万兆端口用于主千上联"该交换机可以连接高速服务器和高速工作 站,实现千兆到桌面,在大型网络中还可作汇聚交换机使用" 本文主要论述了该交换机软件系统的设计和实现,包括软件系统开发平台, 交换硬件支撑软件包,支持交换芯片的软件包"并对模块进行深 入的剖析和设计,包括管理模块驱动程序!交换芯片驱动程序的设计,以及对虚 拟局域网协议!组播协议!生成树协议这些二层交换协议的支持"最后还给出了 该交换机的部分测试结果"