1、基于DSP28335的SCI模块实现RS485收发功能； 2、该工程采用的是程序控制的收发模式，若是自收发的RS485将控制GPIO注释即可； 3、该工程同样适用于RS422，将控制收发的GPIO功能和延迟注释即可； 4、该工程中有FIFO发送中断（默认发送方式），也包含采用BUF非中断的发送代码； 5、该工程的接收模块采用的是FIFO中断接收

数字信号处理中经常使用到FIFO存储器，本程序就是用verilog语言编写的FIFO存储器，将每个模块分开，层次清晰。

FIFO的Verilog源代码，可以任意调整深度的，不错，已经验证过 异步fifo下次发 源代码

博文【异步FIFO的设计和功能验证】的源码，包含异步FIFO模块的RTL代码文件、Testbench 代码文件、tcl和makefile脚本文件

FIFO(First in First out),插入在表的一端进行，而删除在表的另一端进行，我们将这种数据结构称为队或者队列（就像排队一样，排在前面的先出，很形象）

这个算法用c语言简单的模拟了页面置换算法LRU和FIFO。

视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo视频中工程代码 class15_fifo

器件型号是Cyclone4,实现了FIFO的IP的调用和仿真。sim文件中包含了Modelsim的仿真激励文件，直接就能用。

页式虚拟FIFO存储管理缺页中断的模拟算法.doc.doc

页面置换算法(FIFO算法_LRU算法).doc