采用system generator设计正弦载波产生,可生成工程,下载到板子上验证
2019-12-21 21:08:47 58KB DDS,system generator
1
基于fpga的dds的信号发生器verilog源代码,核心为epc10ec8e22.
2019-12-21 21:03:42 566KB fpga dds
1
用verilog开发,使用黑金开发平台,芯片是altera cyclone ii 的EP2C8Q208C8,可以实现三角波,方波,正弦波的任意频率发生,也实现了键盘控制以及串口通信,但上位机未设计,硬件验证可行。
2019-12-21 20:26:16 862KB FPGA VERILOG
1
用FPGA做DDS,可以支持扫频和点频模式,其中扫频模式下的扫频范围,扫频步进、扫频时间均可以调。也支持点频模式
2019-12-21 20:21:43 9.23MB FPGA做DDS
1
采用Matlab和dsp_builder开发,基于Altera的FPGA(cyclone II)实现的正弦频率和幅值可调的DDS,已生成VHDL程序,可在Quartus II中使用。
2019-12-21 20:14:38 649KB FPGA DDS SIN
1
DDS波形发生器由FPGA产生DDS数字信号
2019-12-21 20:12:23 409KB dds
1
基于FPGA的双路可移相任意波形发生器,其中包括系统设计原理,正弦波、三角波、锯齿波的波形文件!能实现相位调节及其显示!
2019-12-21 20:11:58 1.62MB 正弦波 三角波 锯齿波
1
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序(已经在Altera的CycloneIII的DE0板子上试验成功验证),所有代码均在此txt文档里面,只不过里面调用了三个rom查找表(地址宽度10bit,数据宽度10bit)只需要你自己加进去就行了(Quartus里面有这个模块)。我的板子验证时能跑到16M,系统时钟最好选高一点,我选的是150M,呵呵
2019-12-21 19:56:11 15KB FPGA DDS
1
完整的DDS工程文件,平台是Quartus13.0,包含modelsim仿真文件,文档里含有代码,适合初学DDS用户使用
2019-12-21 19:54:58 3.25MB DD;Verilog
1