文档目的：通过一个例子，详细介绍如何使用Cyclone III FPGA实现对4片DDR的控制。
包含内容：
1. 生成DDR Control IP核的过程；
2. 如何参考Altera所提供的IO管脚说明文档；
3. 如何分配DDR的数据线；
4. 如何分配DDR的地址线；
5. 如何分配DDR的控制线；
6. 在综合、布线过程中所需注意的实现细节，为提高效率如何使用的辅助工具；
本文档为原创，是结合一个实际的项目所编写的，对其它的项目实现具有较强的借鉴和指导意义。
2021-04-25 18:48:01
1.13MB
1
Altera cyclone III -DDR2-USB3.0 (CYUSB3014)FPGA开发套件光盘资料硬件原理图+VERILOG逻辑例程
2021-03-07 14:49:10
325.66MB
DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。
2021-02-25 16:04:34
2.08MB
1
Cypress_CYUSB3014 + cyclone3 EP3C40F484C8N -DDR2-USB3.0 fpga开发板Cadence硬件原理图+PCB, 可以做为你的设计参考。
2021-02-14 11:04:47
3.3MB