spi 通信的master部分使用的verilog语言实现.zip
可以做为你的设计参考
module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);
input rstb,clk,mlb,start;
input [7:0] tdat; //transmit data
input [1:0] cdiv; //clock divider
input din;
output reg ss;
output reg sck;
output reg dout;
文件下载
资源详情
[{"title":"（ 1 个子文件 1KB ） spi 通信的master部分使用的verilog语言实现.zip","children":[{"title":"spi_master.v <span style='color:#111;'> 2.41KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- pycurl-7.43.1-cp37-cp37m-win_amd64 PycURL
- C#通过系统日志获取开关机时间【源码】
- GPS卫星坐标计算的简单matlab程序（自己做的）
- 道格拉斯普克算法的C++实现
- 光阵通用高拍仪软件(新版本)
- 中达优控触摸屏宏指令定时器驱动位指示灯
- 简单便捷的印刷成本速算小程序
- 51单片机AT89C52控制蜂鸣器proteus仿真
- OA界面原型-Java文档类资源
- 语文复习专题《论语(选读)》的理解和评价.ppt
- 无杂散解的半导体异质结构中能带结构的有限差分法
- Renesas_Bump_Height_Foxlink.pdf
- 044-新员工入职培训模板.pptx
- KiTTYPortable.rar（(远端登入终端机)）--树莓派安装组件
- 浙工大研究生考试845C++历年真题（2012-2018）
- 完整代码！扫雷游戏，vs2010
- 从Delphi xe10.2 1023_3231各个版本破解以及XE10.3破解 合集
- SD卡初始化流程图（超详细）
- VMware-workstation-full-12.5.7-5813279
- VB程序设计教案，例题源码
- 基于C语言的 跨平台 zip unzip
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明