spi 通信的master部分使用的verilog语言实现.zip
可以做为你的设计参考
module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);
input rstb,clk,mlb,start;
input [7:0] tdat; //transmit data
input [1:0] cdiv; //clock divider
input din;
output reg ss;
output reg sck;
output reg dout;
文件下载
资源详情
[{"title":"（ 1 个子文件 1KB ） spi 通信的master部分使用的verilog语言实现.zip","children":[{"title":"spi_master.v <span style='color:#111;'> 2.41KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- 八数码问题A星算法实现
- S1TOOL解锁工具
- xml qtreewidget 增删改查
- WIN32连连看小游戏
- Android 实现读写U盘文件
- windows 下VNC server安装及配置
- 带音效新年烟花动画特效-HTML-代码
- 北航数值分析大作业 高斯/sor迭代法.zip
- STM32F103多通道DAC实验讲解
- 房地产中介管理系统
- 51单片机播放音乐、电子琴、快进
- 爬虫脚本项目源码-微博信息爬取
- 动态Orm继承v-000-源码
- kmod-fs-autofs4_3.18.29-1_ramips_24kec.ipk
- 山东大学操作系统复习题计算题.doc
- 计算机网络--实验学校校园网设计方案
- java入门精通程序
- 用于window下定时执行php任务的小软件
- java 五子棋游戏
- jsp 教务管理系统
- C#、js如何调用qq互联api实现第三方登录
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明