verilog实现I2C通信的slave模块源码状态机设计可做I2C接口的仿真模型.rar
verilog实现I2C通信的slave模块源码状态机设计可做I2C接口的仿真模型,module I2C_slv (
input [6:0] slv_id,
input RESET,
input scl_i, //I2C clk
input sda_i, //I2C data in
input [7:0] I2C_RDDATA,
////////////////////////output reg sda_o, //I2C data out
output reg reg_w, //reg w
..
文件下载
资源详情
[{"title":"（ 1 个子文件 2KB ） verilog实现I2C通信的slave模块源码状态机设计可做I2C接口的仿真模型.rar","children":[{"title":"I2C_slv.v <span style='color:#111;'> 8.64KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
kerry7425 :用户下载后在一定时间内未进行评价，系统默认好评。2021-03-10 -
其他资源
- 基于大数据的智能交通分析系统的设计与实现
- libsvm的matlab版实现多类分类（超级经典）（看评论酌情下载）
- 基于opencv车牌识别源码
- 项目二_五轴加工坐标系转换.pptx
- darwin8.5.8.iso
- Honeywell树莓派读取扫枪扫码数据
- fcbuximalaya_jb51.rar
- Spring MVC实例的简单项目
- 蓝屏分析大全分析蓝屏原因
- 计算机视觉中的多视图几何-第一版-中文完整版
- ASP.NET SignalR编程实战(附书中完整Demo示例源码)2019
- Minix操作系统
- Unity中文组件手册chm版
- 2017-2018智慧城市分析报告48份
- 新疆2018年统计年鉴
- zabbix3.4中午手册docx
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明