只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
kaggle:黑色星期五
两轮差速开环控制仿真程序
联想G510最新版BIOS 3.09
vif图像质量评价
基于QT开发的员工管理系统
ssda算法源码
chinese.txt
最全中文停用词
unity3D素材----UI界面包.zip
MFC的用户登录系统
Braintools/bftools
Type-C接口.rar
单片机占空比为20%的脉冲波源代码(汇编语言)
RoboCup Rescue 机器人仿真救援 yab-api
现代直流伺服控制技术及其系统设计
前向信道中具有随机网络延迟的系统的一种新的网络预测控制方法
cxf-api-2.6.1.jar
rk3399 以太网连接网络摄像头并且4G上网.pdf
电力拖动,转速反馈控制的直流调速系统.
100MHz数字频率计的设计
用户登陆,Filter(过滤器)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
芯片验证漫游指南以及源代码.zip
EEMD算法应用于信号去噪.rar
基于LSTM模型的股票预测模型_python
IBM.ILOG.CPLEX.Enterprise.Server.v12.10.0.Win64.rar CPLEX下载
RX560 bios合集(请务必注意显存品牌和大小以及是否需要6pin!)含刷新工具.zip
锁相环simulink建模仿真.rar
quartus II13.0器件库.zip
MATLAB之LSTM预测
数据结构课后习题答案
基于MATLAB的Filter使用,低通、带通和高通滤波器的仿真
JPEG的Matlab实现
新型冠状病毒疫情_2020年东三省数学建模A题_论文展示
华为结构与材料工程师-知识点总结【by詹姆斯申易登】.pdf
基于yolov4-keras的抽烟检测(源码+数据集)
Monet智能交通场景应用
最新下载
URPC2020水下目标检测大赛-光学赛事数据集
stm32f103c8t6_STM32F103C8T6工程模板_stm32f103c8t6_
matlab代码cox-Photonator:MCNC用于模拟光子在水中的运动
Matrox Imaging Library MIL75Lite.zip
戴尔EMC ME系类存储手册
AFSim2.9.0 Linux编译指南
计算机组成与系统结构(袁春风版)PPT.zip
泰和安调试软件
ISO14229中英文版;UDS诊断协议
51 串口 状态机,已经应用到一个商业项目,可靠