只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
第2部分:石油大典2006(免安装破解版)
TFT液晶的各种显示代码
d3d11游戏编程入门(美)Allen+Wendy中英文版高清pdf+源码
javaRSA加密C++RSA解密
推荐系统物质扩散代码python
Keras中文文档.pdf
libqsqlmysql.dylib
OpenGL 4.0 Shading Language Cookbook及完整源码
JSP购物商城项目及数据库源码
华为LTE初级工程师认证题库
fdc2214驱动程序——基于MSP430F5529
NVIDIA.RTX3090.24576.200915.rom
2014年重庆理工大学《电工电子技术2》期末考试AB试卷.pdf
远程连接修复credssp错误.reg
python词云源码
八数码Astar算法js实现-人工智能大作业
BCM943602CS 苹果拆机网卡 windows驱动
psat 资料包
Swing主题 苹果简洁扁平化主题
1602字符液晶滚动演示程序和仿真图
多段图最短路径(算法课实验)
Android开发艺术探索 书中源码下载(任玉刚)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
2020年数学建模B题(国二)论文.pdf
中小型企业网络建设.pkt
CUDA并行程序设计 GPU编程指南-中文扫描539页完整版pdf+高质量英文完整591页原版非扫描pdf
CNN卷积神经网络Matlab实现
C4.5决策树算法的Python代码和数据样本
java-spring-web-外文文献翻译40篇.zip
token登录器.rar
EEMD算法应用于信号去噪.rar
csma/ca和csma/cd的matlab仿真源代码带有详细的注释
校园网规划与设计和pkt文件
PLECS中文手册.pdf
EBSD分析软件——Channel5下载安装教程
vivado 破解 lisence(有效期到2037年) 下载
avantage 软件 xps 处理软件30天后不能使用问题
基于MATLAB的Filter使用,低通、带通和高通滤波器的仿真
最新下载
psp排序工具
深度学习抠图Composition-1k数据集
matlab洛伦兹代码-ring_resonator_analysis_Matlab:ring_resonator_analysis_Matl
一个基于vueadmintemplate的hexo博客后台管理项目采用SpringBootVue开发
wxid转换器.exe
微信数据库查看工具 sqlcipher
TouchFree_1.0.0_Windows(用手势代替鼠标点击)
大连理工大学情感词汇本体库
vivado license
littlevGL 在飞凌RT1052开发板上的移植(开源)