只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
无线通信原理与应用第二版.pdf
多普勒效应的matlab仿真程序
微信默认表情105个png
西安电子科技大学随机信号大作业
美国各州.shp
无线充电小车.zip
线性系统状态空间建模仿真(matlab)
怎样解题 How to Solve It (中英文PDF版)
Surf特征匹配Matlab代码
风丸(矿井通风计算)
Qt 波形图表
GStreamer应用程序开发手册(中文)
AWS certified solution architect associate 题库
RWAProject1:RxJS学校项目-源码
S6B33B2_V1.5_20040308.pdf
WS 445.13-2013 电子病历基本数据集 第13部分:住院病程记录.pdf
i-use-arch-btw:“我使用Arch btw”,但这是一种图灵完整的编程语言-源码
Java植物大战僵尸源代码
建筑管理信息系统java+mysql毕业设计
将表单内容发送到指定E-Mail电子邮箱
jmavsim教程
ADO连接数据库-基于mfc的简单实现
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
得到品控手册7.0.pdf
上帝之眼和拾荒者.rar
人体姿态检测
Steam离线安装版
基于STM32的电子时钟设计
PLECS中文手册.pdf
DBSCAN算法Matlab实现
Python+OpenCV实现行人检测(含配置说明)
夏天IC助手1.8你们懂的
Spring相关的外文文献和翻译(含出处).zip
Vivado永久激活license(亲测可用)包(搜集的全部可用LICENSE)
大学生网页设计大作业-5个网页设计制作作品自己任选
IBM CPLEX 12.10 学术版 mac操作系统安装包
20200318附加-2019年电赛综合测评方案详细计算过程(pdf版本,有朋友反映word版本乱码,特意转为pdf)
Monet智能交通场景应用
最新下载
2022年最全最精简wifi密码字典(2.6G) , 亲测破解率为90%以上
电机设计精简版1
YDT协议 指令生成工具
DIWASP——直接波浪分析软件
无人船中英文文献.zip
北大陈向群老师09年操作系统高级课程PPT
2021上半年软件设计师考试下午真题(试题解析+参考答案).pdf
IEC 61970标准 中文版
【VS2019】Visual Studio 2019 Professional 16.8.30 中文最新完整离线安装版[百度盘37G]
京信AP2600-IFM原厂+可通用的中兴 812N编程器固件