只为小站
首页
域名查询
文件下载
登录
首页
开发技术
其它
基于FPGA的四相序载波发生器设计
基于FPGA的四相序载波发生器设计
上传者:
biyuming
|
上传时间: 2021-12-01 09:51:44
|
文件大小: 5KB
|
文件类型: -
FPGA
verilog
DDS
本代码以开发软件QuartusⅡ为工具。采用EDA设计中的自顶向下与层次式设计方法,使用精简的DDS算法完成了输入为14MHz,输出四路频率为70MHz的四相序正弦载波(相位分别为0°、90°、180°、270°)的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真,验证了其正确性。
文件下载
立即下载
评论信息
hhit000 :
这方面的代码不多呀,难得
2013-05-18
xinxinyu2012 :
很需要这方面资料,下载了看看!
2012-12-20
其他资源
超详细 snort源码分析
Spirent&Ixia;压力测试软件使用方法2019.pdf
会议纪要管理系统
jsp增删改查 mysql
lifebase 2.1 版本
android连接服务器实现登录的demo
连通区域内目标的最小外接矩形及其长、宽.
ARK-big-ideas-2021年,科技颠覆⼀切.pdf
1.3寸OLED带字库(全套资料及各种单片机例子)
微信小游戏源码80套.rar
第四阶段(1).docx
askii码表.jpg
实验设计与分析(第3版) 蒙哥马利 中文版
jsp,java 购物商场完整可运行,可自行评论资源好坏
owl-s实例及文档
用百度API拆分姓名电话地址
VHDL实现简单的ALU
基于asp.net开发的简单个人博客系统
京东钱包网银在线接口
bmp转jpeg源码
pcdmis 类库文件
车间调度算法
dtree插件bootstrap风格图标
文档管理系统Excel VBA
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
mingw-w64-install.exe
cplex_studio129.win-x86-64.exe CPLEX 12.9直接安装可使用
matlab时频分析工具箱+安装方法+函数说明+最新版tftb.
Plexim Plecs Standalone 4.1.2 x64.7z
JPEG的Matlab实现
voc车辆检测数据集(已处理好,可直接训练)
copula程序及算法.zip
android studio课程设计作业PPT+设计文档+可运行源代码+设计思路
科研伦理与学术规范 期末考试2 (40题).pdf
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
云视通扫描工具.zip
python实现的学生信息管理系统—GUI界面版
transformer_pytorch_inCV.rar
DBSCAN算法Matlab实现
多目标优化算法(四)NSGA3的代码(MATLAB)
最新下载
STM32G4 参考手册 中文版
ACIS CAD开发类库
ACIS--CAD开发类库
ACIS--CAD开发类库7
ACIS--CAD开发类库4
ACIS--CAD开发类库6
ACIS--CAD开发类库3
ACIS CAD开发类库2
ACIS CAD开发类库8
ACIS CAD开发类库9