电子系统课程设计\基于FPGA的直接数字频率合成器的设计.doc
本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰-峰值为0.3V～5V两路信号之间可实现0°～359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计
文件下载
评论信息
其他资源
- RS分析--重标极差分析法程序
- dnSpy6.1.8-net48-win64.zip
- 电子邮件前端页面
- src_demo_veriosn1.rar
- SA+GA+PSO三法融合
- mimo程序stbc译码解码
- ce4m01+logo制作工具
- C语言期末考试全部知识点复习资料--重点--常考点.pdf
- win10关闭defender工具及说明.rar
- 简单的网络套接字-源码
- sql参考答案.txt
- 贪吃蛇HTML5代码.txt
- appscan9.0.3.14+安全规则20737.rar.rar亲测可用
- QTP 运行报:Microslft Visual C++ Runtime Library Runtime Error R6025解决方案
- 微电子器件与IC设计基础_全套PPT
- 沉降观测纪录自动生成
- 网络编程实用教程(第三版).zip
- 任意N位和M位的乘法器VHDL实现（代码）
- 数字图像处理冈萨雷斯第三版课后习题答案
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明