电子系统课程设计\基于FPGA的直接数字频率合成器的设计.doc
本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰-峰值为0.3V～5V两路信号之间可实现0°～359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计
文件下载
评论信息
其他资源
- icbc工行B2C在线支付完整sdk
- 神经网络ANN_MLP识别数字-训练图片及代码
- 基于Java Web的博客系统（含数据库文件）
- 附合导线平差计算表
- QT C++ 算法 广搜BFS 最小步数解二阶魔方，源码
- EXCEL插件 拆分 合并 都包含 一键完成
- 最新仿蚂蚁帮扶、众人帮任务悬赏平台系统源码.7z
- 简单的jdbc+mysql+jsp实现的增删改查
- 局域网P2P通信（根据TCP协议实现）采用VS2008编写
- Android项目源码星座解析今日运势查询
- 23种设计模式项目实例（包括源码和ppt）
- Multisim仿真实例(200个电路仿真文件)
- 1986-2020年考研英语一，二，考研数学一，二，三历年真题及答案详解资料大全.zip
- ExampleCode_PLL_ADF4360-2之C语言驱动代码.zip
- PostgreSQL & Oracle-备份恢复技术大比拼
- 时间感知对交互设计的影响
- 解决Adding 'enum value' will prevent the debug session from continuing.zip
- javase.jar包
- Design Patterns,By Gamma, Helm, Johnson and Vlissides(Addison-Wesley)
- AU5800设备操作手册
- C++ASCII文件练习的几个文件
- OFDM and MC-CDMA A Primer（pdf 英文版）
- 8 puzzle 问题 C# 代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明