step by step：Allegro中PCB SI仿真步骤

Allegro PCB SI是Cadence SPB系列EDA工具之一，针对电路板级的信号完整性和电源完整性提供了一整套完善、成熟而强大的分析和仿真方案，并且和Cadence SPB的其他工具一起，实现了从前端到后端、约束驱动的高速PCB设计流程。信号完整性和电源完整性的仿真按照在这个设计流程中所处的阶段可以分为前仿真和后仿真，本文会介绍Allegro PCB SI在前仿真阶段基本的设计流程和操作步骤，并重点介绍其中的配置和模型加载环节。 ### Cadence Allegro PCB SI 知识点解析 #### Cadence Allegro PCB SI 简介 - **Cadence Allegro PCB SI** 是 Cadence Systems 针对高速数字电路板设计开发的一款软件工具，主要功能是进行信号完整性（Signal Integrity, SI）和电源完整性（Power Integrity, PI）分析。 - **适用范围**：适用于各种高速数字电路板设计，如服务器主板、通信设备、存储系统等。 - **特点**：提供了全面的分析功能，能够帮助设计人员在设计初期发现并解决问题，从而避免后期昂贵的设计更改。 #### 高速 PCB 设计流程 - **前端设计**：包括原理图设计、信号完整性分析等。 - **后端设计**：包括布局布线、制造准备等。 - **仿真流程**：分为前仿真和后仿真两个阶段，分别在布局布线前后进行。 #### Allegro PCB SI 的前仿真 - **前仿真目的**：在布局布线之前进行仿真，评估设计的信号完整性和电源完整性，以便于在设计早期发现问题并进行修正。 - **准备阶段** - **仿真模型及其他需求** - 获取元器件仿真模型。 - 获取连接器仿真模型。 - 收集相关技术文档。 - 明确设计规范及电路工作原理。 - 提取信号完整性要求。 - 创建拓扑样本。 - 定义眼图模板。 - 自定义测量指标。 - **仿真规划**：制定仿真策略，包括选择仿真工具、确定仿真目标等。 - **关键器件预布局**：提前对关键元件进行布局，确保后续仿真结果的准确性。 - **模型加载和仿真配置** - **模型转化**：使用 Model Integrity 将 IBIS 文件转化为 DML 格式。 - **使用 SIDesignSetup 配置**：设置仿真库路径、网络类型等。 - **信号线配置**：指定需要仿真的信号线。 - **仿真库设置**：添加仿真库路径。 - **电源和地网络设置**：定义电源和地网络，进行电压分配。 - **叠层设置**：根据实际设计定义电路板的叠层结构。 - **元器件类别设置**：根据元器件的功能对其进行分类。 - **模型分配**：为每个元器件分配合适的模型。 - **差分对设置**：定义差分对的参数。 - **仿真参数设置**：包括时域和频域的仿真参数。 - **SIDesignAudit**：检查设计是否符合信号完整性要求。 - **拓扑提取**：从设计中提取出信号的物理连接关系。 - **SigXP 设置**：在 SigXP 工具中进一步细化仿真参数。 - **绘制拓扑**：在 SigXP 中可视化拓扑结构。 - **方案空间分析** - **输出驱动力扫描**：评估不同输出电平下的信号质量。 - **Stub 长度扫描**：分析 Stub 长度对信号的影响。 - **线宽线间距扫描**：探究线宽和线间距的变化如何影响信号质量。 - **方案到约束规则的转化** - **传输线延迟规则**：设置传输线的最大允许延迟。 - **拓扑结构等传输线特性规则**：规定信号线的拓扑结构限制。 - **传输线耦合规则**：设置信号线之间的最小耦合距离。 - **拓扑规则的应用**：确保所有信号线都符合预先设定的规则。 通过上述步骤，设计人员可以在 Allegro PCB SI 中完成从模型准备到前仿真的整个过程，有效提升设计质量和效率。