基于FPGA的全数字锁相环设计
在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。
文件下载
评论信息
其他资源
- vncsdk-1.2.0
- IKVM.NETv8.1
- peak pcan_usb 驱动程序
- 人工智能蔡自兴课件 PPT
- 模式分类 Richard O.Duda 中译本
- 智慧养老系统（软件需求规格说明书）
- WPF打开操作Office文档的解决办法
- stm32风力摆
- 金蝶BOS开发之导入导出
- 南京大学《计算机组成原理》两套期末考试试卷（含答案）.pdf
- allkindsofeverything：由Sanity和Eleventy建立的博客，由Netlify托管-源码
- 凡客诚品 微博营销实践暨品牌创新.ppt
- 掺钕钨酸钾乳激光晶体生长及吸收光谱的研究
- Ghub安装相关.zip
- 郭天祥十天学会msp430单片机配套所有例程（可修改）
- 轻软实训的GIFT-EMS礼记项目源码
- TIN triangle delaunay 构造三角网的经典算法，
- 上传几个漂亮的Labview控件
- popt-1.7.tar.gz
- 最实用、最详细的Xcode4.3开发第一个IOS应用实例
- java课程设计--记事本程序
- Excel 决策插件Treeplan
- 2019年拟在浙招生普通高校专业(类)选考科目范围 EXCEL
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明