基于FPGA的全数字锁相环设计
在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。
文件下载
评论信息
其他资源
- cncjs-app-1.9.22-win-x64.exe
- 中科大机器学习读书报告
- 基于matlab的自动报靶系统.rar
- Java Web课程设计报告
- 支持解析H264文件的封装类，可以获得每一帧数据
- 用matlab.m编写的关于滑膜控制下的“倒立摆”仿真的小程序
- QT实现的酷狗漂亮UI界面资源
- ECC加密算法实现C源码
- 数字和字母训练集
- Wasserstein Gan(论文翻译)
- 平板太阳能联合空气源热泵供热水 cad文件
- ubuntu qt提示QMYSQL driver not loaded 的解决方法不用重新编译
- IEEE802.3以太网数据帧封装
- 广工选修新技术专题
- Android音视频编解码
- Linux_driver.tar
- 垄作模式下草莓收获的4-PPPR并联机构设计与分析。
- 基于多尺度纹理特征并嵌入先验知识K均值的锑浮选过程故障状态识别
- 管理员作品：由Este es un admin ta tareas hecho con js，html y css-源码
- Mybatis-Plus.pdf
- FESTO伺服与西门子通讯
- 基于模糊PID控制无刷直流电动机调速的仿真
- 计算机系统结构复习资料_2018-2019学年
- 医院预约挂号病历管理系统，用Spring+SpringMVC+javabean实现，代码简单易懂
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明