只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
UART Verilog (串口通信Verilog HDL代码)
UART Verilog (串口通信Verilog HDL代码)
上传者:
greenshi_forever
|
上传时间: 2019-12-21 19:48:30
|
文件大小: 12KB
|
文件类型: txt
00001
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
文件下载
立即下载
评论信息
halftop :
用完回来补评论
2018-09-16
其他资源
Verilog编程艺术 魏家明著
克里金插值dace工具箱
matlab实现jpeg压缩过程_MATLAB程序
Aspose.Slides.NET.18.10.0破解版
TMS320F28379D TI开发板教程,官方
basler相机SDK类(C++)
电子图书馆网站设计 课程设计
5G非正交多址技术NOMA仿真代码
在线音乐平台需求分析
编码:隐匿在计算机软硬件背后的语言(彩色版)
在线培训测评考试系统MVC设计案例
培训师晋级制度.pdf
历史天气爬取,绝对可以用,百分百
sokect通讯例子--广播
C#-通讯录+vs2005+sql2000
WPF漂亮的界面登陆后横向裂开到主界面
大型公司网络规划方案方案
在线聊天系统ssh整合开发struts spring hibernate
THINKPAD HMD1.69-1.76全集
C程序设计(第五版)课后答案-第七章
Matlab与串口通信基础
花5百购买的mysql ocp认证IZO-883 考试题库 准确率达到百分之八九十
Microsoft_Robotics_Developer_Studio中文教程
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
vivado 破解 lisence(有效期到2037年) 下载
CNN卷积神经网络Matlab实现
随机森林用于分类matlab代码
房价预测的BP神经网络实现_python代码
IEEE 39节点系统的Simulink模型
多目标微粒子群算法MOPSO MATLAB代码
python大作业--爬虫(完美应付大作业).zip
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
Steam离线安装版
基于S函数的BP神经网络PID控制器及Simulink仿真和对应代码模型.zip
基于Servlet+jsp+mysql开发javaWeb学生成绩管理系统
芯片验证漫游指南以及源代码.zip
VideoDownloadHelper去除120分钟时间限制-高级版.zip
离散时间信号处理第三版课后习题答案
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
最新下载
多目标优化算法(二)MOEAD(附带NSGA2)的文档和代码(MATLAB)
STM32G4 参考手册 中文版
ACIS CAD开发类库
ACIS--CAD开发类库
ACIS--CAD开发类库7
ACIS--CAD开发类库4
ACIS--CAD开发类库6
ACIS--CAD开发类库3
ACIS CAD开发类库2
ACIS CAD开发类库8