只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
UART Verilog (串口通信Verilog HDL代码)
UART Verilog (串口通信Verilog HDL代码)
上传者:
greenshi_forever
|
上传时间: 2019-12-21 19:48:30
|
文件大小: 12KB
|
文件类型: txt
00001
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
文件下载
立即下载
评论信息
halftop :
用完回来补评论
2018-09-16
其他资源
淘宝服务器时间获取更改本地时间
STM32 SD卡 记录传感器数据
GB28181的小demo
IWR1642学习文档
PowerDesigner导出word模版
车牌识别模型
unity3d 游戏插件 溶解特效插件 - Dissolve Shader
直接获取机器人最小惯性参数评述
ARM-MMU(中文手册).pdf
rs编码c语言实现
java员工管理系统源码,附数据库文件。
原生安卓使用webview在线阅读pdf文档
Kafka深度解析
大学生《计算机操作系统》试题.pdf
USB-TTL使用说明书.pdf
银行储蓄管理系统java(编译运行过,可以运行).rar
cmak-3.0.0.5
ASP NET web 打印PDF
winx dvd copy pro 3.6.3中文版(附注册码).rar
软件著作权代码格式化工具
centos openssh 升级安装rpm包
安装javaDB
很强大的s7-200模拟器
西工大_数据库_期末_试题
linux内核 2.4.0
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
刚萨雷斯《数字图像处理》第四版答案.pdf
RX560 bios合集(请务必注意显存品牌和大小以及是否需要6pin!)含刷新工具.zip
王万良-人工智能导论(第五版)课件
《MIMO-OFDM无线通信技术及MATLAB实现》高清PDF及源代码
MATLAB之LSTM预测
2019和2021年华为单板通用硬件笔试题及答案
多目标优化算法(四)NSGA3的代码(MATLAB)
ChinaMeteorologicalDataHandler.R
MATLAB车牌识别系统
Alternative A2DP Driver 1.0.5.1 无限制版
android开发期末大作业.zip
voc车辆检测数据集(已处理好,可直接训练)
基于matlab的车牌识别系统设计
Steam离线安装版
RNN-LSTM卷积神经网络Matlab实现
最新下载
自动循迹智能车差速表
eclipse免安装版
fe-notes::ledger: 找实习的八股文前端笔记
vulkansdk-linux-x86_64-1.1.126.0.tar.gz
vulkansdk-linux-x86_64-1.1.114.0.tar.gz
DragonBonesDesignPanel.zxp
郑州大学数据库期末试题
uclinux的移植与分析
level2 逐笔还原数据统计
jquery.fileupload.js插件使用demo下载