只为小站
首页
域名查询
文件下载
登录
首页
课程资源
嵌入式
FPGA源代码
FPGA源代码
上传者:
kiwinut
|
上传时间: 2021-09-05 22:49:47
|
文件大小: 977B
|
文件类型: TXT
时钟分配电路
一个时钟分配电路,输入为时钟信号CLK,输出为信号F0~F5,这六个信 号中只允许有一个为高电平,F0、F2、F4的持续时间为2个CLK,F1、F3、F5的持续时间为4个CLK。
文件下载
立即下载
评论信息
其他资源
5.1声道测试音频-人声提示
讯飞语音识别+唤醒DemoS.zip
CCSDS标准深空通信LDPC编译码程序仿真
buck电路仿真proteus源文件
模块化多电平换流器Simulink模型
VirtualBox-5.2.40
z-buffer算法
课程设计基于matlab的4FSK系统设计仿真
CDH性能调优精髓
premiere入门篇 2-1.avi
XLSReadWritell 6.00.26 for Tokyo 10.2
东芝PLC指令手册(SFC篇).pdf
书店管理系统
jbpm流程图状态显示
SDL小游戏-打飞机
ar9341固件LEDE
异步电机矢量控制模型
大鱼吃小鱼 JAVA游戏源码
java语言编写的类似于迅雷的下载器的源代码,
Java程序练习100题
最全Axure元件库
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
3G/移动开发
C/C++
Java
.Net
PHP
嵌入式
软件测试
数据库
网络管理
网页制作
游戏开发
专业指导
讲义
热门下载
中国地面气候资料日值数据集(V3.0)2014-2019.zip
STM32F4时钟触发ADC双通道采样DMA传输进行FFT+测频率+采样频率可变+显示波形
非线性本构关系在ABAQUS中的实现.pdf
MATLAB之LSTM预测
基于STM32的电子时钟设计
拾荒者扫描器.zip
EEMD算法应用于信号去噪.rar
基于MATLAB的水果图像识别
IBM.ILOG.CPLEX.Enterprise.Server.v12.10.0.Win64.rar CPLEX下载
SSM外文文献和翻译(毕设论文精品).doc
云视通扫描工具.zip
2020年数学建模国赛C题论文
随机森林用于分类matlab代码
狂神说全部笔记内容.zip
多机器人编队及避障仿真算法.zip
最新下载
NLBrute爆破.zip
伦茨8400说明书
VC++游戏编程基础完整版源代码1.rar
Droidcamx_6.7.7.p.rar Pro 最新版 新手机可以用
vc++ 文本编辑器(仿记事本MFC版)
ADF4158.SchDoc
xilinx-2011.09-50-arm-xilinx-linux-gnueabi.bin
清华大学catia教材
linux_0.12带中文注释
2022网鼎杯初赛玄武组赛题