头歌计组运算器设计(HUST) 1-11关实验答案
有运算器设计的1-11关：复制代码，放进头歌，满分过
本实验使用 Verilog HDL 实现了单周期 54 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行。CPU 可实现 54 条 MIPS 指令。
第1关：8位可控加减法电路设计
第2关：CLA182四位先行进位电路设计
第3关：4位快速加法器设计
第4关：16位快速加法器设计
第5关：32位快速加法器设计
第6关：5位无符号阵列乘法器设计
第7关：6位有符号补码阵列乘法器
第8关：乘法流水线设计
第9关：原码—位乘法器设计
第10关：补码—位乘法器设计
第11关：MIPS运算器设计
文件下载
资源详情
[{"title":"（ 1 个子文件 58KB ） 头歌计组运算器设计(HUST) 1-11关实验答案","children":[{"title":"运算器设计(HUST) 1到11实验.circ <span style='color:#111;'> 718.11KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- 张的LIF模型
- 双向DCDC电源设计报告
- java-8-openjdk-amd64
- buck电路平均状态建模
- 在ARM9和ARMLinux下利用QT编写的实时数据采集，数据曲线动态显示程序.rar )
- 51单片机控制RTL8019AS实现以太网通讯+芯片资料（调试通过）
- android之基于高德地图的移动轨迹的可视化
- 计算机科学与技术软件工程面试专业知识汇总
- 微信公众号裂变红包PHP源码
- 机器学习实验报告
- 龙贝格积分MATLAB
- Sublime仿HBuilder绿柔主题
- 基于模式分类的癌症患者生存时间预测方法研究
- 华为VRRP协议实验
- 全能字符串批量替换机.zip
- Mathcad_Cival_Engineering_Library.part6
- tcl的oracle扩展包(oratcl45_win )
- 基于Verilog的I2C总线驱动设计
- 基于动力学模型的智能车辆横、纵向及综合控制策略研究
- 基于AD9851的扫频系统
- pigz-2.3.1.tar.gz
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明