ALTERA FPGA,SDC时序约束命令

SDC时序约束命令

很好的ALTERA FPGA原英文版资料

文件下载

评论信息

iamangry123 :

非常实用！多谢分享！
2014-11-14
nanyou519 :

研究时序分析很好的材料，帮助很大
2014-05-05
h7524285 :

原版英文，谁能翻译下
2014-04-15
pangning7085 :

很全面，帮助很大。谢谢
2014-03-19
u011380726 :

唉官方的文档，还要2分，原来我在官方下载过，我考
2014-01-01

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明