只为小站
首页
域名查询
文件下载
登录
首页
课程资源
嵌入式
基于Verilog多功能数字钟电路设计
基于Verilog多功能数字钟电路设计
上传者:
16611251
|
上传时间: 2021-11-10 20:29:06
|
文件大小: 144KB
|
文件类型: -
数字钟
多功能数字钟应该具有的功能有:显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行,这样每来一个时钟信号,秒增加1秒,当秒从59秒跳转到00秒时,分钟增加1分,同时当分钟从59分跳转到00分时,小时增加1小时,小时的范围为0~23时。
文件下载
立即下载
评论信息
其他资源
Codejock.Xtreme.Toolkit.Pro.v15.3.1 VS2017版本
CSDN博客导出工具v4.2
NVME SSD固态硬盘通用驱动,Nvme万能驱动.rar
STM32单片机BMS源码程序集
人月神话(40周年中文纪念版)
Winform窗体嵌入WPF程序并发送消息
用SOM实现对动物的分类
matlab实现神经网络的数字识别,有训练和识别,和图形界面
python3程序设计习题答案(第3版)
Java连接Oracle数据库驱动包(JDBC)
VC6.0贪吃蛇MFC
PCRat源码(感谢老狼的无私奉献)
节点交换器-源码
具有MMSE接收器的低分辨率大规模MIMO系统的渐近分析
中央广播电视大学《机械制图(专科)》期末总复习资料(含答案).pdf
candence16.6安装破解记录
点文件:个人点文件-源码
MediaInfo源代码
SVM 支持向量机相关学习资料合集
BP神经网络数字识别(matlab2014a)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
3G/移动开发
C/C++
Java
.Net
PHP
嵌入式
软件测试
数据库
网络管理
网页制作
游戏开发
专业指导
讲义
热门下载
基于hadoop商品推荐系统课程设计
Python+OpenCV实现行人检测(含配置说明)
C4.5决策树算法的Python代码和数据样本
RNN-LSTM卷积神经网络Matlab实现
云视通扫描工具.zip
Android大作业——网上购物APP(一定是你想要的)
EEMD算法应用于信号去噪.rar
EEupdate_5.35.12.0 win10下修改intel网卡mac
数字图像处理[冈萨雷斯]
非线性本构关系在ABAQUS中的实现.pdf
先进PID控制Matlab仿真第4版-PDF+代码.zip
房价预测的BP神经网络实现_python代码
智能微电网中利用粒子群算法实现多目标优化(有完整数据可运行).zip
中国地面气象站观测数据2000-2021
opcua服务器模拟器+opcua客户端工具.rar
最新下载
基于VB编程的渐开线齿轮自动建模
诺基亚手机密码查看[ANT]_Simple_v1.8.4
A Wavelet Tour of Signal Processing 3rd Edition
自己设计的树莓派扩展板
发那科机器人Profinet通讯指导手册和配置文件
软件设计师资料百度网盘链接.txt
毕业设计-基于JAVA的springboot家政服务管理平台(论文+PPT)
全国乡镇级别shp数据
python速查表和全套手册.rar
AGI STK ------ODTK6破解文件