Synopsys CCS Timing Technical White Paper

内容概要：本文档由Synopsys发布，主要介绍了用于精确高效单元级延迟计算的CCS（Composite Current Source）Timing模型。随着集成电路设计进入90nm及以下工艺节点，物理效应和设计风格的变化给延迟计算带来了新的挑战。CCS Timing模型通过创建驱动器模型、降阶模型（如Block Arnoldi）和接收器模型来替代实际电路组件，从而实现高精度和快速计算。该模型解决了传统Thevenin和Norton模型在处理高阻抗网络时的局限性，提供了对输入边沿、输出负载、切换方向和单元状态的依赖性的强大捕捉能力。此外，CCS Timing支持多电压域（multi-Vdd）和动态电压频率调节（DVFS）设计，并能进行非线性Vdd缩放。; 适合人群：从事数字集成电路设计和验证的工程师，特别是那些需要进行精确延迟计算和时序收敛的专业人士。; 使用场景及目标：①适用于90nm及以下工艺节点的设计，确保在高阻抗网络下的高精度延迟计算；②支持多电压域和动态电压频率调节设计；③提高时序分析的准确性，减少与电路仿真之间的误差；④优化延迟计算以应对复杂的物理效应和设计风格变化。; 其他说明：文档详细描述了CCS Timing的建模方法、表征过程及其相对于传统模型的优势。同时，还介绍了紧凑型CCS格式和变异感知扩展，以减少数据量并适应工艺变化。读者可参考相关文档获取更多信息。