只为小站
首页
域名查询
文件下载
登录
首页
用verilog语言在FPGA通讯工程中实现BCD译码
用verilog语言在FPGA通讯工程中实现BCD译码
上传者:
39521541
|
上传时间: 2021-07-08 13:33:44
|
文件大小: 2KB
|
文件类型: V
FPGA
BCD译码
数据上传
Verilog
用verilog的for循环实现了0-99999之间数据的BCD译码,方便FPGA中AD采集和串口通讯间等数据传输,一个时钟大概就可以实现一次译码。已经在8路16位的AD采集的FPGA程序中测试运行,可以实现采集数据后,发送到上位机通过ascl码显示8路数据。可以当成模块直接在自己的程序中调用译码即可
文件下载
立即下载
评论信息
其他资源
AD5592驱动程序(C语言)和中文手册
c#操作LibreOffice组件进行文件转换
json-c,单片机解析库
现代优化计算方法课件(解密版)
贾真标题工具--最最新
windows 64位 mfco42d.dll
LDA算法的matlab源代码
5自由度机械手臂DH建模
Navicat150_premium_cs_x64 带补丁.rar
基于FPGA的方波发生器
jquery生成带logo的二维码(js与canvas海报合成).rar
Alibaba Fastjson Jar包
蓝牙模块详细资料 51单片机控制蓝牙模块
基于双并联Boost电路的光伏系统最大功率点跟踪控制方法
WinSCPv5.17.6.rar
地图下载工具代码,可以下载各个图层的地图切片
微信二维码支付项目完整项目
Java网络编程 五子棋 课程设计
Visual.Assist.X.V10.8.2052原版安装文件及破解补丁Patch
ARA* AD*室内机器人导航算法研究
NONOS_v1.5.3以及API文档_v2.1.2.
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
JPEG的Matlab实现
android studio课程设计作业PPT+设计文档+可运行源代码+设计思路
python爬虫数据可视化分析大作业.zip
python大作业--爬虫(完美应付大作业).zip
基于LSTM模型的股票预测模型_python
2019西门子杯六部十层电梯群控参考程序.zip
20200318附加-2019年电赛综合测评方案详细计算过程(pdf版本,有朋友反映word版本乱码,特意转为pdf)
EasyMedia-ui.zip
离散时间信号处理第三版课后习题答案
2021华为芯片研发岗位笔试题
ChinaMeteorologicalDataHandler.R
基于Python网络爬虫毕业论文.doc
基于ray filter的雷达点云地面过滤ROS节点
mingw-w64-install.exe
中国地面气象站观测数据2000-2021
最新下载
PPI雷达基数据处理软件
GM开区建站专家5.5免费下载
libreadline6
华为模拟器ENSP故障排除
restful-crud-实验.rar
集成服务 vmguest.iso
方正书版10.0专业版破解补丁(带破解恢复)
电脑锁屏软件 绿色版(一键可以把电脑屏幕伪装成死机状态或其它蓝屏等效果)
VMware ESXI 8.0镜像安装包
gbk编码表