序列相关同步检测电路，电子科技大学电子设计自动化实验代码

电子科技大学研究生，电子设计自动化课程实验（习题三）。 1.任务：在一个串行输入码流中滑动检测是否存在同步序列； 2.端口说明：clk为时钟信号，1bit宽度输入信号；reset为复位信号，1bit宽度输入信号；sync为同步输出信号，1bit宽度；data为采样输入信号，8bits宽度，2进制补码数。 3.场景：这是一个通信链路。同步码序列长度为64bits。在发送端，每一个bit位代表一个高或低的电平：‘0’代表低电平，‘1’代表高电平。这些高、低电平的信号，经过信道传输到接收端后，由一个8bits位宽的模数转换器（ADC）采样。ADC的输出数据为2进制补码数，假定高电平采样值为+72，低电平采样值为-68. 4.同步方法：接收端电路的累加器的初始值为0。取得一个采样输入数据。如果本地序列的当前信息为‘0’，则将采样数据与累加器数据直接相加；如果本地序列的当前信息为‘1’，则将采样数据取反，再与累加器数据相加。向一个固定方向，移动本地同步序列一个bit位。再次取得一个采样输入数据。。。。。。。。。。等完成64bits位的判定与累加后，锁存累加值。对锁存的累加值取绝