序列相关同步检测电路,电子科技大学电子设计自动化实验代码

上传者: 44880368 | 上传时间: 2025-11-05 20:45:04 | 文件大小: 2KB | 文件类型: ZIP
电子科技大学研究生,电子设计自动化课程实验(习题三)。 1.任务:在一个串行输入码流中滑动检测是否存在同步序列; 2.端口说明:clk为时钟信号,1bit宽度输入信号;reset为复位信号,1bit宽度输入信号;sync为同步输出信号,1bit宽度;data为采样输入信号,8bits宽度,2进制补码数。 3.场景:这是一个通信链路。同步码序列长度为64bits。在发送端,每一个bit位代表一个高或低的电平:‘0’代表低电平,‘1’代表高电平。这些高、低电平的信号,经过信道传输到接收端后,由一个8bits位宽的模数转换器(ADC)采样。ADC的输出数据为2进制补码数,假定高电平采样值为+72,低电平采样值为-68. 4.同步方法:接收端电路的累加器的初始值为0。取得一个采样输入数据。如果本地序列的当前信息为‘0’,则将采样数据与累加器数据直接相加;如果本地序列的当前信息为‘1’,则将采样数据取反,再与累加器数据相加。向一个固定方向,移动本地同步序列一个bit位。再次取得一个采样输入数据。。。。。。。。。。等完成64bits位的判定与累加后,锁存累加值。对锁存的累加值取绝

文件下载

资源详情

[{"title":"( 2 个子文件 2KB ) 序列相关同步检测电路,电子科技大学电子设计自动化实验代码","children":[{"title":"SyncDetector-main","children":[{"title":"tb_SyncDetector.vhd <span style='color:#111;'> 3.28KB </span>","children":null,"spread":false},{"title":"SyncDetector.vhd <span style='color:#111;'> 3.39KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明