基于VHDL的编码器和译码器的设计
编码器与译码器是计算机电路中基本的器件，本课程设计采用EDA技术设计编码和译码器。编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真和分析等。课程设计结构简单，使用方便，具有一定的应用价值。
文件下载
评论信息
其他资源
- jmeter做的http并发测试完整例子（包含完整可执行脚本http_sample.jmx）
- 超市管理系统 mdl文件
- multisim D/A转换器
- Designing Data Intensive Applications.mobi
- matlab2018b license standalone
- 压缩感知理论与应用
- ZYNQ-7000 AP SOC开发实战指南
- 基于stm32的计步器
- 3GPP最新版本amr-nb编解码源代码
- “变废为宝”主题班会.doc
- WS 364-2011卫生信息数据元值域代码（共17部分）.rar
- linux下C 网络编程实例
- SVC通用资料\静止型动态无功补偿系统_SVC_工程设计及仿真研究.nh
- CSAPP_buflab 解答详细过程(内含源程序包及文档)
- 海康摄像头OCX控件（2015）exe安装集成版+网页demo
- stm32产生方波信号
- IPV4和IPV6兼容的socket编程(原著)
- android利用j4lChartAndroid.jar绘制3D饼图
- 员工管理系统
- STEP7累积流量例程
- 2020张宇1000题-习题（数学一）.rar
- rhci-5.8-1.iso
- ASP.NET C#在线音乐网站 下载
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明