基于VHDL的数字时钟设计
文件下载
资源详情
[{"title":"（ 1 个子文件 6KB ） 基于VHDL的数字时钟设计","children":[{"title":"能设时的数字钟设计VHDL程序.doc <span style='color:#111;'> 36.50KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- network information theory chap4 课后题答案
- 全国铁路货运线路图(全图和地区图)
- JSP+JavaBean+Servlet技术实现某网站用户注册和登录功能（ 源码打包）
- DFT FFT 的C语言实现方法及程序
- Google Python 编程规范 PDF（官网整理版）
- Java实现员工信息管理系统
- 用OPenGl模拟太阳、地球、月球（包含纹理）
- ca-cfar的matlab仿真实现
- Verilog编写矩阵键盘，含有消抖，模拟仿真，有限状态机的使用
- 将一个EXCEL文档，按指定字段，拆分成多个EXCEL文件，可加前、后缀，格式与母表保持一致
- 卫生所门诊电子处方软件V12.0完美破解版
- FastReport Enterprise 4.13.1 VCL Full Source
- 光纤中BSBS位相复共轭图像再现
- 【数码资源】魅族16Xs内测降级救砖教程（含9008线刷工具、出厂线刷包）
- 零信任安全原理和实践.pdf
- getCurrentComputerWifi.jar
- AutoCAD.NET开发教程
- 超薄型65_W笔记本适配器_参考设计
- dsPIC30和dsPIC33系列编程实例
- CC3200 1.3.0 SDK Demo
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明