只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog_HDL的UART串行通讯模块设计及仿真
基于Verilog_HDL的UART串行通讯模块设计及仿真
上传者:
u010796027
|
上传时间: 2024-01-16 02:19:44
|
文件大小: 996KB
|
文件类型: PDF
UART
串行通讯
基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
文件下载
立即下载
评论信息
其他资源
IBM Rational DOORS 9.2使用手册
T_MATS安装包,使用MALAB
安卓推箱子小游戏 ,安卓推箱子小游戏
基于Verilog的交通灯设计(EDA课程设计)
各种运动补偿算法
html元素转canvas并一键生成png图片(支持img图片元素)
matlab xpc 环境PCI板卡驱动编写
viola_jones 的haar 特征检测的matlab 程序
中国移动 校园招聘 计算机专业 通信专业 笔试题库
nRF51822低功耗睡眠函数应用
未能加载文件或程序集microsoft.sqlserver.management.sdk.sfc,Version=11.0
Unity动态加载烘焙好的光照贴图
android上传文件到服务器(客户端加服务端源码)
图像识别模块Pixy资料--包括原理图-源代码及编译方法1
delphi实现裁剪图片并上传至服务器
杜松子酒的例子:杜松子酒的例子-源码
AnyTXT Searcher(本地文本搜索工具)官方中文版V1.2.394 | 可批量搜索txt文件内容.zip
搜狗输入法v10.21(安卓纯净版).apk
IEEE Standard VHDL Language .rar
广东工业大学人工智能试卷.pdf
INSPUR v10.2.rar
Nonnegative Matrix and Tensor Factorizations(完整版)
art of java web development
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
EBSD分析软件——Channel5下载安装教程
张正友相机标定Opencv实现(完整程序+棋盘图)实例源码
锁相环simulink建模仿真.rar
matlab机器人工具箱实现机械臂直线轨迹&圆弧轨迹规划
(推荐)小爱触屏音箱LX04_2.34.5-官改-(开发版)SP5
scratch版 我的世界.sb2
智能微电网中利用粒子群算法实现多目标优化(有完整数据可运行).zip
知网情感词典(HOWNET)
基于ray filter的雷达点云地面过滤ROS节点
Microsoft Visual C++ 2015-2019 运行库合集,包含32位64位
Plex v7.12电视端app
全国河流水文站坐标.xls
多目标优化算法(四)NSGA3的代码(MATLAB)
科研伦理与学术规范 期末考试2 (40题).pdf
校园网规划与设计(报告和pkt文件)
最新下载
PQDIF , COMTRADE 文件阅读器
sbc5r01.pdf
信号与系统重点综述与习题详解(刘泉).pdf
GigaDevice.GD32F3x0_DFP.1.0.0.pack
SolidWorks入门培训课件
戴尔H730 H730P阵列卡驱动
IBM Rational Software Architect 9.0破解文件
VDA-702_situation-catalog.pdf
以最小的损耗驱动感应电机:使用遗传算法的感应电机驱动中的损耗最小化-matlab开发
EPS三维测图专版.rar