只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog_HDL的UART串行通讯模块设计及仿真
基于Verilog_HDL的UART串行通讯模块设计及仿真
上传者:
u010796027
|
上传时间: 2024-01-16 02:19:44
|
文件大小: 996KB
|
文件类型: PDF
UART
串行通讯
基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
文件下载
立即下载
评论信息
其他资源
android自定义相机带取景框
细胞图像分割matlab代码
30天学通Java项目案例开发(完整源代码)
U盘保护软件.rar
净化设备管理
stm32智能垃圾桶.zip
mesh 2d 有限元划分网格 matlab程序
阵列信号处理的理论和应用(张小飞).zip
ArcGis10图标全套
JSP网上购物 论文+开题报告+任务书+文献综述+英文翻译+源码 今年我自己的毕业论文和毕业设计
自来水表的图像识别的程序
java实现人脸识别
EKF(扩展卡尔曼滤波程序)
AdaBoost实战代码
JWS jar包和测试程序
labview手绘波形
OpenGL实现的3D魔方
swing界面的ERP开发框架(ErpFree)
中国百家姓对应日文汉字和发音.txt
基于LabVIEW的数字示波器上可编程触发功能的实现
Win32 汇编计算器
eclipse编写坦克游戏
网上售书系统软件工程课程设计
codeblocks
DAMA数据管理知识体系指南-最新完整版
沙箱逃逸技术总结
人事管理系统 人事管理系统
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
智能微电网中利用粒子群算法实现多目标优化(有完整数据可运行).zip
房价预测的BP神经网络实现_python代码
基于STM32的电子时钟设计
基于S函数的BP神经网络PID控制器及Simulink仿真和对应代码模型.zip
非线性本构关系在ABAQUS中的实现.pdf
科研伦理与学术规范 期末考试2 (40题).pdf
2020年数学建模B题(国二)论文.pdf
基于MATLAB的水果图像识别
pytorch实现RNN实验.rar
锁相环simulink建模仿真.rar
DS证据理论的MATLAB案例程序源代码
Alternative A2DP Driver 1.0.5.1 无限制版
狂神说全部笔记内容.zip
IEEE 39节点系统的Simulink模型
2020年数学建模国赛C题论文
最新下载
同创新佳门锁接口
winrar解压缩日文版
jwplayer-8.0.13(含注册机)
方案一:WDS部署服务-同时为30台笔记本同时安装win7系统的方法-为某个无良班长而写!.docx
2025最新写真图片视频打赏系统源码完整可用 附教程
驱动精灵-绿色免安装版
1 GD32 DFU windows驱动 2 GD32 DFU 下载工具
基于HNN的亚像元定位算法
基于STM32的指纹锁控制舵机程序
地球J2摄动模型下的轨道外推