文件下载
资源详情
[{"title":"（ 1 个子文件 1KB ） 用Verilog实现阵列乘法器","children":[{"title":"用Veril实现乘法器.txt <span style='color:#111;'> 3.26KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
shanshan7897 :就是个乘法器嘛，为啥说是阵列乘法器，我还以为是算矩阵乘法的呢2016-10-24 -
-
yuwade3 :不是像平行四边形一样规则的阵列，部分积的位数不一致，不是我想要的阵列乘法器2016-02-24
-
-
colin0508 :觉得还可以，也就是有点啰嗦2015-05-26
-
-
chenmo901001 :程序不错，配上一些讲解就好了，看不太懂2014-10-15
-
其他资源
- 电路原理 Nilsson英文版第十版 习题详解
- UniWebView 4 4.3.1.unitypackage
- STM32F103 +MLX90614范例工程
- BUCK--BOOST双闭环电压电流设计
- 全志平台SPI总线驱动的使用和调试方法
- SDK入门(用C和C++来调用WindowsAPI)
- android游戏开发毕业论文
- 基于ZYNQ-7000系列FPGA的HDMI控制驱动显示代码
- 计算机算法设计与分析课后题答案及解析
- yolo实现车辆识别
- opencv-python 3.4.3.18
- sap2000程序api应用指南
- 小凡模拟器DynamipsGUI_2.8_CN.rar
- FPGA硬件实现浮点数减法运算
- 016-新员工入职培训模板.pptx
- 32×32高速乘法器的设计与实现.pdf
- FastStone Capture.zip
- 开源样式库MaterialDesignInXamlToolkit-master.zip
- hyperledger-fabric-ca-linux-amd64-1.4.0.tar.gz.rar
- elasticsearch-analysis-ik-6.2.4插件
- 混合云数据中心运维管理发展
- 计算机软件工程 学生考试系统 课程设计 刘尧涛
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明