带符号数除法Verilog代码

带符号除法

Verilog实现带符号数除法, 李亚明<>中的除法器bugfix.

文件下载

评论信息

qq_41565993 :

感谢分享。
2018-01-10
qq_28199631 :

确实不能用。。。。。
2015-11-11
u012900430 :

试了一下，不能用啊
2015-01-09
xiaodc88 :

好像不能用
2014-11-22
sweeteawz123 :

代码明显是错的：如下： reg [15:00] reg_r; reg_r <= a[31]? 16'hffff : 16'h0; 仿真都没通过的，就别往这里发了
2014-08-18

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明