基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- matlab实现手写数字识别
- tesseract ocr 4 中文字体包 chi_sim.traineddata，50.2M 最新版绝对好用
- 餐饮管理系统源代码(亲测)
- caffe to pytorch模型转换的代码
- 2018电赛题汇总
- 最好的wincc报表实例.zip
- 微信小程序-地图导览，校园地图小程序school-map-master.zip
- FFT算法的c语言实现
- schunkRobot，雄克机械臂运动仿真
- 短时傅里叶变换 matlab源程序
- 佳能相机Canon EOS EDSDK 版本号13.9.10 发布于2018-12-13
- C# 高斯正反算，坐标转换源代码，（WGS84，西安80，北京54）
- 英飞凌SP37胎压监测方案
- ARMA法模态参数识别程序
- matlab实现PCM编码译码
- CISA认证讲解及备考辅导
- opengl系统开发案例代码 Chapter15
- 一种简单有效的手写体数字特征提取算法
- PHP+js文件上传
- C++ 秒余额快捷马0.1完美版
- 页拷贝IBM汇编实验
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明