基于FPGA的高速流水线浮点乘法器设计与实现
设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。
文件下载
评论信息
其他资源
- python 交通流量数据
- Gsolver 5.2 内含激活码
- IEEE33节点系统
- 人工智能导论课本实验报告
- ST软件EMC设计指南.pdf
- winIo3.0>WinIo64.lib>WinIo64.sys>>WinIo32.lib>WinIo32.sys>>
- RoomAsset：一个帮助程序库，可帮助将Room与现有的预填充数据库一起使用[不推荐使用]-源码
- 机房收费管理系统
- Jackson Jar包
- LeafLet离线地图详细demo合集.rar
- 基于QT的网络聊天室+收发数据及文件+源代码
- 支持向量机：理论、算法与拓展
- 光伏mppt模糊控制的模型
- 每天定时关机.bat
- 基于RS 485总线的远程抄表系统采集终端的设计与实现.pdf
- 你凭什么做好互联网 曹政 豆瓣8.1
- oracle小型超市管理系统
- 立创3225——PCB封装库
- 笨方法学python3
- 编译原理-词法解释器
- vb操作word模板
- C++代码（图书管理系统）
- 3550smi升级到emi方法，带镜像文件
- java学习视频网盘分享
- bf神经网络预测蛋白质的结构
- Android平台的即时通信系统客户端设计方案
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明