基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- GB28181抓包示例
- 光纤Bragg光栅反射谱
- eplan帮助手册
- CyberArticle Pro 6.0 专业破解版
- django学生信息管理系统
- arp欺骗简单实现
- UMP (Android, iOS) v1.7.2.1.unitypackage
- 火车票订票系统模拟 (C 语言)
- fluent 用户指导手册19.2
- 微机原理PROTUES仿真实现秒表
- 小甲鱼所有视频
- 工人模型（FBX格式）
- 三套python面试题.rar
- 多经济污染综合效益目标微网调度.zip
- fff：:file_folder:用bash编写的简单文件管理器-源码
- mingw-get-setup.rar
- 声控小车（凌阳）.rar
- 基于内容的图像检索
- DSP CCS的入门、进阶的经典合集（自己整理的）
- spring in action(第四版, 中英文版, 带源码)
- real vnc 4.1 for windows 免费版
- asm-all-3.0.jar
- 批量替换文件工具
- 毕业论文英文翻译3000字左右
- 学生信息表&稀疏矩阵
- dv-hop算法的matlab原代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明