基于FPGA的数字秒表设计与实现
在Quartus II软件平台的基础上，基于VHDL语言及图形输入，采用FPGA设计了一款数字秒表，同时，给出了数字秒表系统设计方案及各个功能模块的设计原理。通过对系统进行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中进行测试，结果表明，本设计能实现计时显示、启停、复位及计时溢出报警功能。
文件下载
评论信息
其他资源
- 寻迹模块TCRT5000
- lamescan3汉化版
- 御剑超强字典
- PCI Express Technology
- ULN2003驱动28BYJ-48步进电机STM32F103库函数版
- scratch贪吃蛇.sb3
- 哈夫曼压缩与解压算法(可以直接运行）
- C#设计的一键更换IP,DNS,网关,子网掩码,还可恢复动态获取
- 诊断故障诊断分析代码
- HTML静态美食网，HTML美食
- TCP_IP路由技术+第1卷+第2版+中文版.pdf
- MFC 画图板完整源码
- 开工前安全技术交底记录.pdf
- flask表单提交 forms.py
- 零部件-源码
- Darkness.zip
- ssh3的demo，清楚的描述了SSH框架搭建过程的各种配置.zip
- play_with_llvm（《玩转LLVM》）
- gcc-arm-none-eabi-6-2017-q2-update-linux.tar.bz2
- 论文研究-非线性奇异系统鲁棒H∞状态反馈控制器设计 .pdf
- DRCN超分论文，ppt和代码
- C#23实例.net_经典例子400个
- 木马查杀工具
- smartupload.jar
- OFDM MATLAB 通信系统仿真程序
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明