基于FPGA的锁相环位同步提取电路设计
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
文件下载
评论信息
其他资源
- VB仿腾讯QQ新闻资讯迷你版弹出窗口代码
- WinBugs 1.4安装包 1.4.3升级包 破解包.rar
- atlas用户手册
- 基于51单片机的脉冲信号计数并报警源代码
- C# 实现 串口通用类库
- Leach协议在MATLAB下面仿真的源代码
- 离散数学及其应用第七版奇偶数题答案
- 共四卷（包括阵列信号处理程序）检测、估计和调制理论以及最优阵列信号处理
- opengl实现bezier曲面的纹理贴图、鼠标交互与光照
- SQL Server 2014驱动jar包
- stm320f2812控制开关磁阻电机
- Android中abe工具解析ab文件
- vc++ 画图形，选中图形可以移动图形
- 大疆航线规划软件
- SpringBoot+Swagger3+log4j2
- Netty——基本使用介绍
- mongodb-linux-x86_64-4.0.11.tgz
- 机房及弱电建设标准V1.2.doc
- my eclipse10汉化
- PSS/E 动态仿真完全手册
- MFC实现DES加密解密实现
- 最强大的批量更名工具。百度云下载后缀名.baiduyun.p.downloading解决办法
- 树莓派 Ubuntu mate16.04 2个usb转串口互相收发数据
- 智能寻迹小车c程序和驱动
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明