基于FPGA的锁相环位同步提取电路设计
同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
文件下载
评论信息
其他资源
- hfss滤波器设计实例
- DevExpress VCL 13.1.4 D7-XE5
- 《TMS320C6655 和 TMS320C6657 定点及浮点数字信号处理器》中文手册
- 智能车竞赛代码四轮7月26日（省赛终版）.zip
- STM32摄像头程序实现
- 卡奔安装软件
- MVC权限控制小例子（重写AuthorizeAttribute）
- stm32f103的stop模式测试例程
- 酒店管理系统(C#三层结构)
- wampserver3.2.3_x64.zip
- 软件工程第三章练习题3.doc
- 网络性能测试Netperf工具使用指导.docx
- BANDIZIP-SETUP-STD-X64.EXE
- 计算机系统结构习题与解析（尹朝庆）
- 盈通RX 480 8G D5 游戏高手 TOP 原厂1340高频bios
- socket文件传输c#
- DaVinci Resolve 15权威指南 完整版
- 红管家送货单管理软件2017破解版
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明