一种基于FPGA的锁相环位同步提取电路设计
在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。
文件下载
评论信息
其他资源
- twofish加密算法的实现源代码（含详细文档）
- Radau伪谱法配点、权重和微分矩阵.zip
- 无线模块 cc1101+例子程序+原理图
- 欧盟《一般数据保护条例》GDPR中文版
- 技术总结（自己做项目遇到的问题整理）
- RtpSDK.zip
- spss插件 process
- SAP会计信息系统实务教程
- HHT时频谱+HHT边际谱
- NIIT SQL测试题（含答案）
- 杭电ACMonline习题答案-C++版
- iec61850 源码，已实现接口对接及模型操作回调接口
- Funcode太空战机源码
- 简易灯光控制系统app源码
- 颜色迁移的matlab代码
- EPLAN 2.7.txt
- NeHe-OpenGl-Qt5-Lesson01_CreateWindow_islinyoubiao.zip
- 淘宝采集压缩包.zip
- Visual C++ 网络高级编程PDF 源代码
- 103规约源代码非常好的电力系统103规约源码
- 新海药店管理系统真正完美永久注册版
- {必牛}[2D网络游戏引擎][第二课 图片资源编辑器(一)4]
- Wireless and Mobile Networks Security
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明