一种基于FPGA的锁相环位同步提取电路设计
在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。
文件下载
评论信息
其他资源
- 最好的华为网络技术入门级教材-官方精选版-PPT+详解-HCNA.pdf
- Bootstrap在线红酒电商网站模板
- 酒店小程序（前端+后端）
- 24V转为12V、5V的电路AD设计图
- 用户登陆界面设计，包括用户名及密码的输入
- 格西烽火 2.0 完美破解版
- 3D全景图_html5
- 利用Socket传送图片
- C# Socket Tcp文件传输下载
- 百度人脸识别-人脸对比
- Scala函数式编程.pdf
- 2020医疗健康物联网白皮书-无锡医疗物联网研究院&蛋壳研究院-2020-103页.pdf
- adb1.0.32.zip
- 交流斩波调压PWM控制技术研究
- 简单的jsp增删改查
- AWS Developer Associate 题库
- 基于ADAMS的牛头刨床运动分析
- 用友a++数据字典
- javaQQ源代码 非常棒
- 仿知乎-Spring+SpringMVC+MyBatis+FreeMarker+MySQL+Redis+jQuery+artTemplate
- 改进型遗传算法及其应用pdf
- vuetify框架api和doc
- LayerUI后台管理系统模板HTML文件
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明