一种基于FPGA的锁相环位同步提取电路设计
在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。
文件下载
评论信息
其他资源
- 分组密码的设计与分析.pdf
- c语言程序设计（第四版）谭浩强PDF
- mqtt资源包（C语言版）
- Linear Systems Thomas Kailath 1980
- 基于simmulink通信系统的仿真
- 【题库】阿里云大数据专业认证（ACP级）大数据模拟题285页
- javaee学生管理系统（包含课程设计说明书 和数据库文件）
- FDTD 2Dmatlab实现
- 360安全卫士9.1源代码
- 37款传感器套件资料+说明书
- 图像融合过程中的图像配准代码
- 黄骏捷组项目 QQ .zip
- scala-intellij-bin-2020.2.5.zip
- STM32F4xx中文参考手册-电子版.pdf
- dll动态库文件破解工具
- ARM结构参考手册(ARM11 and ARMv6)
- TMS320F28069液晶显示可调频率PWM输出
- 监控IP包流量设计报告
- 基于Androdi的养乐多APP
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明