针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- 黄永刚单晶塑型umat子程序文档（中文）
- SW-420震动模块传感器实验
- EurekaLog_7.7.8.21(菜根修复版).rar
- STM32CubeMX通过ESP8266 AT指令MQTT上阿里云物联网平台实践源代码
- QT-opengl窗体，实现了 1.绘制立方体， 2.读取点云并显示 3.相机可以进行简单旋转，旋转速度可以渐渐变缓 4.可以半透明(融合)演示。
- 基于ZigBee的智能家居系统项目
- android 点餐系统 app 源码 示例，UI 源码
- multisim仿真，降压式开关稳压电源电路
- postgis-bundle-pg12x64-setup-3.0.2-1.exe
- iOS14.3 DeveloperDiskimage
- 电子万年历毕业设计基于AT89C51单片机和DS1302时钟芯片
- Web开发常见的几个漏洞解决方法
- 智慧工具箱，绿色版V2.3.8
- Max基于高度图制作三维地形.pdf
- element JS资源库（本地执行）下载
- android摇骰子程序
- 校友会网站管理系统
- corejava9 源代码
- 哈工大软件构造实验三、四
- 多机器人编队控制
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明