针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- OpenGL中32位和64位的GlAux.lib和GlAux.h文件
- 解析IP数据包（设计一个解析IP数据包的程序，并根据这个程序，说明IP数据包的结构及IP协议的相关问题）
- IGS数据下载工具
- 矩阵填充MATLAB代码
- 基于STM32的可视化倒车雷达
- ds1302中文手册
- MATLAB小波降噪程序
- 手写文字识别程序源码
- 全球PM2.5浓度年均值的栅格数据,50KM X 50KM,源自NASA
- 一个IP抓包工具，很好用，界面又美
- javaWeb物资管理系统项目源码
- 音频数字水印
- CRC_32.zip
- iOS应用程序生命周期(前后台切换,应用的各种状态)详解
- flink学习.rar
- 没有虚拟频道的蜻蜓网络中的无死锁广播路由
- 学籍管理系统项目设计.doc
- 磊科NO1 固件和插件
- 配电箱负荷计算书.xls
- xpath_helper_2111_0_2.rar
- 江苏科技大学计算机通信期末试题
- JAVA服务器端集成环信
- 图像显著性特征提取算法
- CNN对特征矩阵的尝试
- 手把手教你利用VBA+excel制作IFIX报表
- Mathematica_10.3.0_Keygen
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明