基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- 68000汇编语言程序设计
- L298N 原理图+PCB全套！
- Java 3D与计算机三维动态图形网络编程设计_带书签_高清完整版
- 概率神经网络的分类预测-基于PNN变压器故障诊断
- DW检验算法的matlab代码
- C语言经典编程实例100题+答案
- sim卡PCB封装
- 布谷鸟智能算法matlab
- bank-data.arff
- Altium Designer 17.1.6 破解程序与Licenses文件
- 关于一些常用的低照度增强算法
- Teigha.NET2019.02.zip
- 精品射击游戏cocoscreator.rar
- 图解把SQLServer数据导入Access
- CyclingLinkedList：检查LinkedList是否自行循环回去。 C ++基本解决方案-源码
- MySQL安装教程（包含Linux系统，Windows系统）
- 仓库管理系统.exe
- mysql-connector-java
- ACM 课件（全）很不错
- Wonderware系统平台2014R2安装文档
- Fish-v321.zip 冰点
- Android仿Iphone样式的时间、日期选择器
- 程序员专属壁纸
- c3725-adventerprisek9-mz.124-15.T5.bin
- 设计一个室内三维环境, 并利用OPEN GL展示它的三维效果
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明