基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- VCS使用中文教程
- Qt5 Wav波形文件录音及分析
- 机器人程序源码---寻迹例程
- cadence运算放大器的仿真
- IBE基于身份的加密经典算法
- 从键盘输入一个18位或15位的身份证号码，显示器上输出年龄、性别、省份信息。
- 广州大学--操作系统实验1-5实验报告.rar
- Differential Privacy and Applications 差分隐私综述
- ccs 6.1.3破解文件license
- USB识别 HID识别 MFC代码
- 文件批量改名.zip
- 招聘辅助自动发帖.zip
- 基于AD8306的宽带大动态范围对数放大器设计
- Linux版本浙江闪讯拨号连接
- 仿微信源码
- 4位七段数数码管显示
- 杭电C++ 期末考试卷
- Html5愤怒的小鸟源码
- 图像几何校正
- Awave Studio
- 十字路口交通管理控制器的设计-数字电路大作业
- web路径探测工具 7kbscan-WebPathBrute 1.5.8 (集成三字典)
- 直接转矩控制
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明