基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- GNSS与惯性及多传感器组合导航系统原理-电子版
- Tcp开发聊天工具.rar
- FLAC3D隧道开挖模型
- 牛顿-欧拉方程（NewtonEulerInverseDynamics.m）
- 最优停止理论.pdf
- 2013美赛A题O奖
- 华为需求分析师经典培训资料
- 2013年D题 射频宽带放大器 全国一等奖设计方案
- 小学4年级数学-教学计划.doc
- 南京理工大学《高等代数》08-12年历年考研试题.pdf
- 基于QoS关联的Web服务组合算法
- 2020年中国人工智能商业化应用专题研究报告.pdf
- NewNXYTDemo.zip
- 数理统计大作业.pdf
- e语言-易语言超好看简约的登录界面 （WebUI）
- ZLHIS软件升级操作
- 安卓TCP服务端代码
- qt5.11.2官方 mqtt库
- Newtonsoft.Json dll
- 操作系统--磁盘寻道算法（四种）
- C# SQL server三层架构代码生成
- 图像处理实验DPCM
- FLASH MV 想起
- 卡巴斯基2019激活工具KRT
- 计算机网络PPT
- HSPICE TOOLBOX FOR MATLAB
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明