基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- 阿里云Apsara Clouder基础技能认证 考题答案
- wago编程培训 DEMO_WAGO
- 《大话无线通信》(通俗易懂).pdf
- 尺幅评估工具第一版、第二版合集,并付作者论文 Estimation_of_Scale_Parameters ESP1 ESP2
- 混沌的计算实验与分析
- X3D-Editv3.1自明修改版2008
- 中航信Eterm协议解析
- KPCA的R语言程序
- ASP.NET 大型物流管理系统源码
- 目前最完整的数据结构1800题内含完整答案.zip
- AES加密解密文档.doc
- socket结合spring的实例
- 德州仪器高性能模拟器件在高校中的应用及选型指南V2.0
- pdfkit：用于Node和浏览器JavaScript PDF生成库-源码
- linux nio和java.zip
- JESD204B-Survival-Guide.pdf
- 紫外线：用于SE中网格清理的简单mod-源码
- Matlab-shadedErrorBar
- Eu
- klotski：解决klotski游戏JavaScript算法-源码
- Fileserver.py
- devenv.exe
- 基于flash（as3）做的鼠标跟随旋转示例【附源码】
- Visualizing Data-Ben Fry-可视化数据 英文高清版 pdf
- FCKeditor -2.3.jar
- 毕业设计 测电容单片机源代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明