基于FPGA的并行DDS
介绍一种提高直接数字合成器（DDS）系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列（FPGA）的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式，输出频率范围250MHz～350MHz，频率分辨率6Hz，寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点，可用于雷达、电子战领域的宽带信号产生。
文件下载
评论信息
其他资源
- STM32F407示波器 正点原子探索者STM32F407开发板
- 李代数与计算机视觉
- Mb15e03锁相环驱动代码
- VC++ MFC 图书馆管理系统
- Transaction Processing_ Concepts and Techniques
- AD域设置及其管理手册
- 基于gis的唐山旅游信息系统
- Verilog HDL经典黑金资料（入门教程+实例精讲+百例设计）
- 操作系统 存储器管理模拟实验报告（报告中附源码）
- 波形发生器设计 数电课程设计 数字电路课程设计
- Unity3D Tetris 俄罗斯方块
- ONT-本体网络-ontology-中文技术白皮书-基础链.pdf
- 第2和12章 感知机和统计学习方法总结.zip
- 2021Java大厂面试题——大厂真题之蚂蚁金服-Java高级.pdf
- 2020年中国新基建时代人工智能产业发展报告
- gradle-2.13-all.zip，完整版-解压即可使用
- 餐饮小票模板.doc
- IP网络监控方案平面图
- ThinkPHP5快速入门和路由完全指南和数据库模型掌握
- libmp3lame.so
- 机场三字码表
- 黑马程序员_Webservice公开课源码和笔记
- 数据库知识整理，很详细完整，适合入门或者复习。
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明