基于FPGA的并行DDS
介绍一种提高直接数字合成器（DDS）系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列（FPGA）的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式，输出频率范围250MHz～350MHz，频率分辨率6Hz，寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点，可用于雷达、电子战领域的宽带信号产生。
文件下载
评论信息
其他资源
- 基于libVLC的视频播放器（支持RTSP协议）
- MySQL实用教程[郑阿奇][随书数据库SQL脚本]-YGGL.sql
- BPC中国电波钟解码程序（基于51单片机）
- matlab_MinGW_w64编译器.rar
- 利用DSP28335实现SPWM波形产生
- java web个人相册系统
- RecDataWt.rar
- OpenNI-Bin-Dev-Linux-x64-v1.5.7.10
- Testlink用例转换工具最新版本
- 应届毕业生软件工程师求职简历
- ILI9225C_DS_V0.4.pdf
- 从相机选择多张照片上传或者手机拍照
- 扑克牌 c++
- 双目标定后的三维重建
- GY25C传感器
- Dnf易语言游戏源码（注意：是游戏不是G）
- AirPin_PRO破解版 移动app+电脑pc.rar
- libeay32.dll 、 ssleay32.dll动态链接库
- 全国高校学校编码以及所在身份及经纬度信息
- 系统规划与管理师考试大纲-薛大龙WORD版
- dashCommerce跨境电商开源系统源码4.3破解版
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明