多项式拟合在log-add算法单元中的应用及其FPGA实现
综合考虑面积和速度等因素，采用一次多项式拟合实现了简单快速的log-add算法单元。实验结果表明，在相同的精度要求下，其FPGA实现资源占用合理，硬件开销好于其他次数的多项式拟合实现方案。
文件下载
评论信息
其他资源
- Verilog全局阈值
- Cadence17.2通孔焊盘的创建
- GBK汉字拼音对照表（完美版）
- 自然语言处理、文本挖掘论文40篇 （包含期刊论文和毕业论文）
- VB 图像颜色识别
- 易语言免重启改MAC模块
- 基于HMM的姿势识别 matlab代码
- 辅助防检测--进程隐藏
- 达内飞机大战素材包，包括所有代码
- ADRC自抗扰控制
- Actor Framework.pptx
- wav文件拼接.rar
- 流体力学实验报告（含思考题）
- Official (ISC)2 Guide to the CISSP CBK 4 Edition CBK知识点第四版（最新英文版）
- DelphiX 2000.07.17 For D7 (DirectX)
- vb操作word模板
- 简易版扫雷代码Java扫雷入门
- Oracle 9i DBA Fundamentals I和 II的上下两册的中文版
- ASP编码规范(Ver1.0)
- 红外图像处理、分析与融合
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明