基于FPGA的实时视频缩放算法设计实现
摘 要： 通过权衡几种线性插值算法的显示效果和硬件可实现性，选择用双线性插值算法实现视频缩放，并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想，设计主要包括数据缓存模块、系数产生模块以及整体控制模块。结果表明，该设计能够实现任意比例缩放，系统频率高，实时性好，缩放后显示清晰稳定，能够满足实际工程的应用要求。
文件下载
评论信息
其他资源
- MIMO的ZF检测matlab程序
- HDFView下载Windows最新版本
- 基于51单片机的数字频率计程序仿真图及代码
- 中国省级SHP数据
- MUI网易邮箱大师项目源码.zip
- HTML5飞机大战网页小游戏开发
- 雷塞运动控制卡demo
- tableau过期解决工具及操作说明
- R-CNN、Fast R-CNN、Faster R-CNN必看经典论文5篇（强烈推荐）
- java 设计模式之绘图程序
- SD Physical Layer Specification Version 4.20
- 4--爽途商业计划书_.pdf
- 徐州师范大学《数学分析》考研真题2006-2010.pdf
- 地质科学研究院-项目建设方案.docx
- Spring5.rar
- ThirdParty-Sources-3.5.1.zip
- hpsmh-7.5.4-3.x86_64.rpm
- 微软常用运行库合集2016.08.24_X86X64.exe
- jdk-8u11-linux-x64.tar.gz
- matlab开发-2断层构造演示
- 同化棋c#实现 源码
- Advanced ASIC Chip Synthesis Using Synopsys Design Compiler
- PB2017 使用破解+去标题破解
- SPI通信代码
- EM算法MATLAB源代码
- keilc51 startup.a51中文注释
- [数学建模方法与分析].(新西兰)Mark.M．Meerschaert.清晰版
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明