基于FPGA的通用异步收发器设计
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
文件下载
评论信息
其他资源
- BCM94352HMB 黑苹果驱动
- 高校科研成果管理系统
- 攀藤PMS5003ST上位机
- 调幅接收机的仿真实现
- 基于STM32F103的V1.7.0HAL库的CAN协议接收与发送例程
- matlab 寻找波峰波谷
- vcruntime140.dll和vcruntime140_1.dll.zip
- 加密狗克隆工具 v1.0 mayigougou
- 天津市_矢量路网_行政地名.zip
- docker&docker-compose实战教程.zip
- bootstrap新技术（课件和代码完整版）
- 汽车租赁管理系统毕业设计
- Arcview3.3直接运行
- UVM_A Practical Guide to Adopting the Universal Verification Methodology(UVM)
- ModuleNotFoundError: No module named 'imgaug'
- 华泰人工智能系列34-41.rar
- Jenkins部署Linux内线插件包
- 071222_2139.iso
- 基于AT89C52单片机的光功率计的设计
- SpringMvc+JdbcTemplate+oracle的小项目实例
- OV7725资料和源代码
- stm32的gps定位及labview上位机
- apache-tomcat-9.0.12-windows-x64.zip
- delphi xe 10.2 tokyo 和谐包全集
- ICD-10编码sql文件
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明