基于FPGA的通用异步收发器设计
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
文件下载
评论信息
其他资源
- 芯烨打印机设置工具Diagnostic Tool.1.017b.rar
- QT多线程—主界面卡死解决方案
- 矩阵论习题答案（方保镕编著）
- 果蔬图像识别
- 阵元域MUSIC与波束域MUSIC的matlab源码
- 使用Flask实现Todo备忘录项目的所有代码
- 中文文本分类语料（复旦）-测试集下载
- 电梯卡 门禁卡 IC NFC 日期 算法 解密
- STM8模拟串口
- java算法题数组从小到大冒泡排序
- TabularEditor.Installer.msi
- 标签自动化label_info .rar
- 存储过程删除mysql中一些表的例子
- 基于Cortex M3的音频播放器的设计
- 贝叶斯统计推断 统计学习
- 北大青鸟超市账单管理系统完整代码
- STM32控制步进电机
- ecshop常见漏洞
- 最简单的c++播放音乐源代码
- C#源码 漂亮界面 医院管理系统源码 (CS架构) .net源码
- 魔乐科技李兴华java笔记从实战到精通合集
- Java版OCR 源码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明