基于FPGA的通用异步收发器设计
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
文件下载
评论信息
其他资源
- 国科大现代信息检索期末开卷考试资料
- 微分方程模型与混沌（王树禾著）
- 基于java的在线考试系统设计毕业论文.zip
- C# 仿QQ聊天系统源码
- Matlab绘图总结（二维，三维显示等）
- Qt 不用自带的工具来实现多语言支持嵌入式，亲测有用，留下备用
- 广联达2020写锁工具支持6.0.zip
- 4S店管理系统.zip
- 光子集成干涉成像机理和空间频谱覆盖研究
- 基于层次分析的微博用户信息可信度模型
- 一种变容量的自嵌入图像易碎水印算法
- 最新版10.12.31，华为手表手环表盘开发工具
- mirtCAT：具有多维项目响应理论的计算机化自适应测试-源码
- sudo-1.9.5p2-1.el6.x86_64.rpm
- 解决docker报错systemctl status docker.service and journalctl -xe
- 云原生开发50天进阶文档.pdf
- RF Microelectronics 2nd razavi.pdf
- PHP Web和Android开发入门与实践 pdf
- 垃圾回收器
- 讯飞语音合成
- 追踪linux TCP/IP 代码运行_光盘文件1
- 基于attiny13的pwm和ad采样程序
- matlab孤立点提取函数
- 大学生实训飞机大战代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明