基于FPGA的通用异步收发器设计
采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
文件下载
评论信息
其他资源
- 高级自动排产系统(带实例)
- 【OpenGL】二十二、OpenGL 光照效果 ( 模型准备 光照设置 启用光照 启用光源 设置光源位置 设置光照参数 )
- 遗传算法VRP的matlab程序
- O2S.Components.PDFRender4NET(DLL+转换源码类，绝对保证无水印无需破解能用).rar
- lucene word ppt excel pdf全文检索
- Pyqt5 Qpainter绘制基础图形.doc
- 全套源码-某电子购物商城系统（C#实现）含数据库
- 核Fisher判别分析法（多分类gda）
- 9-7小波分解Matlab源代码
- jpg txt捆绑工具
- 2013全国大学生数学建模大赛B题第2问（附件2）碎纸还原程序
- 5DJava实现音乐播放器【碉堡版】源码
- C#微信公众平台开发实例
- HTML静态页面模板大全
- ue4蓝图editor下可视化
- 单应性矩阵的估计
- ST7920中文字型码表
- 小程序canvas生成海报保存到相册
- java网络计算器
- matlab7.0simulink6.0的建模仿真开发与高级工程应用
- c#简易 数字键盘/手机键盘,button控件与textbox的互动
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明