FastMultiplier:使用 verilog 的快速乘法器实现-源码
关于
这个代表是一个modelsim 10.2c项目，该项目是一个快速乘法器电路的Verilog实现。
细节：
使用booth-radix 4算法生成部分乘积
使用基于 CSA 的 Wallace-tree-like 树来压缩部分乘积
进位超前加法器进行最终压缩。
压缩树的描述可以在 doc/CompressTreeDesign 目录中找到。
文件下载
评论信息
其他资源
- STM32F302工程模板，包含HAL库和CMSIS-RTOS移植
- OR犀牛插件
- Altium Designer 元件库 Microchip 公司PIC全系列封装
- 设计模式大作业(含源代码+PPT+报告)
- 粒子群优化BP神经网络的权值和阈值
- eNSP-1.3.00.100.zip
- 【2019电子版】校招面试题库（附答案与解析）java篇.zip
- WaveletTutorial原文及其翻译
- SAR成像算法MATLAB仿真
- C# 拖拽拉伸图片裁剪选框
- 1-03.NFV架构详解-V1.0.pdf
- 三维重建移动立方体法(Marching Cubes Algorithm)的查找表的实现代码
- SSH框架图书商城系统（带支付功能）
- 计算机图形学实践教程代码 实验四.cpp
- 机器学习可视化软件机器学习可视化软件
- xenapp_new.lic
- TCPTool_v1.1.zip
- 交换机环路检测命令.txt
- AES算法源码~~~~~~~~~~~~
- LR(0)语法分析的实现
- 交通灯控制电路设计数电课程设计 数字电路课程设计
- echarts全国、各省地理数据（含山西地市地图json）js及json格式（含参考示例)
- UML基础教程(很全面的教材)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明