FastMultiplier:使用 verilog 的快速乘法器实现-源码
关于
这个代表是一个modelsim 10.2c项目，该项目是一个快速乘法器电路的Verilog实现。
细节：
使用booth-radix 4算法生成部分乘积
使用基于 CSA 的 Wallace-tree-like 树来压缩部分乘积
进位超前加法器进行最终压缩。
压缩树的描述可以在 doc/CompressTreeDesign 目录中找到。
文件下载
评论信息
其他资源
- QT编写的邮件发送工具
- smproxy.jar
- 常用姓名字典合集TOP1000（拼音）
- 计算机网络FLASH动画
- anki-2.1.15-windows（64）.exe
- VlcPlayerCsdn---vlc的配置
- InstallShield2015LimitedEdition软件发布+注册码
- 基于Vue的移动端的购物商城
- 温室大棚监测系统
- SPI 总线协议（中文）pdf
- 医院挂号管理系统 前后台 可预约
- Latent Dirichlet Allocation（LDA）论文翻译
- 多特征融合的目标跟踪
- 数字识别的matlab程序
- 整站离线下载多版本工具httrack,绝对值得拥有
- 2019年全国职业院校技能大赛(高职组)云计算技术与应用
- ccv1.5(校正改).zip
- SerialPort.rar
- 2015数模美赛O奖论文集
- Oracle课程之OCP免费教学视频
- 一本糊涂账-基于Swing和JDBC开发的图形界面桌面应用
- 3D 签到墙 ThreeJS动画
- DirectX SDK
- java客户端与c服务器端建立SSL安全通信代码
- 图像匹配
- 解决无线网卡，有线网卡同时上内外网的问题
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明