四位全加器电路及版图的设计与验证（数字集成电路实验报告—曹鹏益.doc）
1、单元电路实现，两种实现方式都可以，一：2输入门；二：复杂CMOS门。
2、由单元电路连接成4位加法器。
3、Chartered 0.35工艺。
4、通过波形仿真、DRC、LVS。
首先熟悉cadence软件的使用，练习反相器的原理图和版图绘制，并仿真，运行DRC LVS 规则检查。
文件下载
评论信息
其他资源
- 人脸表情识别 源代码
- 通用版本USB-PB接口
- 新闻发布系统（ASP.NET(c#)+SQL）
- 使用Matlab调用摄像头及保存视频
- VFP图书管理系统源代码
- FPGA、Verilog浮点计算加减乘除
- CPLD最小系统原理图
- HCIE复习资料带目录—全套
- 科大软院复试常见问题.doc
- 基于QT的嵌入式MP3播放器设计代码
- nextcloud-21.0.0.zip
- apache-ant-compress-1.5-bin.zip
- epg_gen：我的使用简单HTML DOM的个人XMLTV（EPG）生成器-源码
- MySQL数据库隔离级别1.txt
- AirSig.unitypackage
- RD-CLIENT-apk.zip
- synse-server：用于监视和控制物理和虚拟设备的HTTP API-源码
- 开源字体_kaigengothicCJK_ttf_Robotmono_ttf_中文斜体_中文斜粗_中文黑体.rar
- SBL—FM算法代码
- 伪彩色增强算法 适用于c、matlab编程
- matlab2017b百度云
- VS免客户端连接oracle
- Object-oriented neual networks in c plus plus.part1
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明