VHDL.rar_Fetch!_VHDL 控制器 程序_时钟信号
时钟发生器用于生成不同的时钟信号clock、clk2、fetch与alu_clk，产生的时钟信号clk送往寄存器与状态控制器，时钟信号clk2送往数据控制器与状态控制器，信号fetch送往数据控制器与地址多路器，信号alu_clk送往算术逻辑单元。
文件下载
资源详情
[{"title":"（ 1 个子文件 4KB ） VHDL.rar_Fetch!_VHDL 控制器 程序_时钟信号","children":[{"title":"VHDL.doc <span style='color:#111;'> 23.50KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
其他资源
- RN8302、RN8302B
- S7-200 SMART CPU 固件 V2.4
- 词典变位词检索系统.rar
- flash动画作品30篇
- De Jong 测试函数及源代码
- 栅格数据金字塔构建工具
- 无线通讯模块的双向通讯
- 计算机全息图案计算代码
- 缠论插件源码
- 准分子激光束的喇曼整形
- 前端数字验证码.html
- 作曲者genSwooleApi-源码
- memcached客户端
- 【代码】VS2010 用CxImage读入各种图片格式后在内存中转换为HBITMAP位图Demo
- org.springframework.context-3.2.2.RELEASE.jar
- 数控机床手工编程与机床操作
- 非常好用的TFTP小程序
- h264测试文件
- ArcGIS10 Toolbox 工具箱中文帮助文档
- Cisco-综合实验网络拓扑结构
- Visual Assist X飘云破解补丁安装助手
- digsilent 教程
- 仿百度网盘
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明